МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

# “КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ”

Факультет прикладної математики

Кафедра спеціалізованих комп’ютерних систем

КОМП'ЮТЕРНА ЕЛЕКТРОНІКА

**конспект лекцій**

# Київ 2009

**Основні поняття та визначення**

**Комп'ютерна електроніка** – це наука створення різноманітних за функціональним призначенням електронних вузлів та пристроїв.

**Метою дисципліни** є вивчення принципів і технології розробки та функціонування базових цифрових схем, способів їх використання при проектуванні пристроїв різного призначення.

Особливістю комп'ютерної електроніки є наявність двох функціональних рівнів:

1. реалізація елементарних функцій;
2. синтез функціональних схем.

Під комп’ютерною електронікою будемо розуміти сукупність:

* фізично обґрунтованих принципів реалізації схемних елементів;
* процесів передачі сигналів у лініях зв’язку;
* функціонально обґрунтованих принципів реалізації структур із схемних елементів;
* домовленість про форми представлення інформації та правила реалізації схемних інтерфейсів.

**Цифровий пристрій** – це пристрій, призначений для приймання, обробки й передачі цифрової інформації.

Будь-який цифровий пристрій з довільними складністю і призначенням виконується на дискретних елементах інтегральної схеми з різним ступенем інтеграції.

**Елементи цифрового пристрою** – найменші функціональні елементи, на які поділяють пристрій під час технологічної реалізації.

**Компоненти елементів** цифрових пристроїв – транзистори, діоди, конденсатори різного типу.

**Фізично повна система елементів** – система, що містить певні елементи, які зберігають можливість побудови кіл керування, пристроїв пам’яті та кіл зв’язку.

**Функціонально повна система елементів** – система, що дає змогу реалізувати будь-які складні функції шляхом суперпозиції найпростіших елементів.

**Технічно повна система елементів** – система, що задовольняє вимоги функціональної і фізичної повноти.

**Правила схемного інтерфейсу** – це узгодження за струмом, рівнем напруги та часовими параметрами.

**Класифікація елементів цифрових пристроїв**

Елементи обчислювальних пристроїв можна класифікувати за:

1. функціональним призначенням;
2. типом сигналу;
3. типом живлення;
4. конструкцією.

Логічні пристрої класифікують **за способом введення\виведення інформації**:

1. **послідовні** – пристрої, в яких початкові змінні подаються на вхід, а кінцеві змінні знімаються з виходу не одночасно, а послідовно;
2. **паралельні** – пристрої, в яких всі розряди початкових змінних подаються на вхід, а всі розряди кінцевих змінних знімаються з виходу одночасно;
3. **послідовно-паралельні** – це пристрої, у яких початкові і кінцеві змінні подаються у різних формах.

Логічні пристрої розрізняють **за принципом дії:**

1. **комбінаційні (послідовносні)** – логічні пристрої без пам’яті, вихідні сигнали яких однозначно визначаються тільки діючою в певний момент на вході комбінацією змінних і не залежать від значень комбінацій змінних, що діяли раніше.

Роботу комбінаційних пристроїв можна описати наступним рівнянням:

1. **послідовні** – логічні пристрої, вихідні сигнали яких визначаються не тільки діючою в певний момент послідовністю змінних, а й тими змінними, що діяли в попередній момент часу.

Відповідно, робота послідовних пристроїв описується наступним рівнянням:

Логічні пристрої поділяють на:

1. **логічні елементи** – елементи, які виконують одну логічну функцію. Логічні елементи перетворюють логічну інформацію (це схеми І, НЕ, АБО-НЕ...);
2. **функціональні** **елементи** (виконують кілька булевих функцій);
3. **елементи пам’яті**. До елементів пам'яті відносяться, наприклад, тригери. Елементи пам'яті можна розділити на активні й пасивні. Зазвичай активні запам’ятовуючі пристрої мають більшу швидкодію, а пасивні − об’єм. ОЗП відносять до активних елементів пам'яті, ПЗП − до пасивних. Носії інформації, наприклад, дискета теж відносяться до пасивних елементів;
4. **допоміжні** **елементи** − це ті елементи, які не перетворюють логічне значення вхідних сигналів, а підсилюють їх за потужністю або за тривалістю або виробляють постійний за рівнем і тривалістю сигнал (підсилювально-формуючі елементи, генератори).

Логічні елементи виробляються серіями із широкою номенклатурою схем різного ступеня складності. Проте в кожній серії є так звана **базова схема**, що визначає в основному статичні й динамічні параметри елементів певної серії.

Найпоширенішими **типами базових елементів** є:

* транзисторно-транзисторна логіка (ТТЛ-схеми, TTL);
* еміторно зв’язана логіка (ЕЗЛ-схеми, ECL);
* транзисторні схеми з резисторними зв’язками (РТЛ-схеми, RTL);
* діодно-транзисторна логіка (ДТЛ-схеми, DTL);
* інжекційна інтегральна логіка (ІІЛ-схеми або І2Л, I2L);
* ТТЛ-схеми з діодами Шоткі (ТТЛШ-схеми, STTL);
* І2Л з діодами Шоткі (І2ЛШ-схеми, SI2L);
* схеми на основі транзисторів зі структурою метал-окисел-напівпровідник (МОН,MOS) з різними типами провідності:
  + рМОН (pMOS);
  + nМОН (nMOS);
  + КМОН (CMOS);
* схеми на МОН-транзисторах з лавинною інжекцією заряду (ЛІЗМОН);
* схеми на циліндричних магнітних доменах (ЦМД);
* схеми на основі приладів із зарядовим зв’язком (ПЗЗ, CCD).

**За способом кодування** елементи поділяють на:

1. імпульсні;
2. динамічні;
3. потенціальні;
4. імпульсно-потенціальні;
5. фазові.

Розглянемо детальніше кожну з зазначених категорій:

1. в **імпульсних** схемах логічна одиниця – це наявність електричного імпульсу напруги або струму. Логічний нуль – відсутність відповідного імпульсу. У сучасній обчислювальній техніці імпульсні елементи вже практично не використовуються;
2. в **динамічних** схемах логічна одиниця – це пачка імпульсів або потенціалів, що поновлюються через необхідний інтервал часу, а нуль – відсутність імпульсів (або ж навпаки);
3. в **потенціальних** схемах початкові і кінцеві двійкові змінні кодуються різною величиною електричного потенціалу. Для потенціальних елементів часто застосовується поняття позитивної та негативної логіки.

**Позитивна** логіка – коли кодування логічної одиниці відбувається високим рівнем, а логічного нуля – низьким (Рис. 1).

**Негативна логіка** – коли ж кодування відбувається навпаки;

5,2 В

-5,2 В

Високий рівень (**H**)

Низький рівень (**L**)

0,8 В

0

-0,8 В

**Рис. 1. Низький і високий рівень напруги**

1. в **імпульсно-потенціальних** схемах на входи елементів можуть подаватись як потенціальні рівні, так і електричні імпульси. При цьому вихідні сигнали зазвичай мають імпульсний характер.

Розподіл сигналів на імпульсні і потенціальні є відносним.

Тип сигналу визначають через тривалість такту, залежно від частоти такту генератора.

Імпульсний – це сигнал з тривалістю, яка менша за тривалість такту.

Потенціальний – це сигнал з тривалістю, яка не менша, ніж тривалість такту.

1. у **фазових** елементах застосовують сигнали у вигляді синусоїдальної напруги, а значення нуля і одиниці кодуються фазою синусоїдальної напруги відносно опорної напруги.

Спосіб кодування інформації визначає не тільки специфіку системи елементів, а і її основні параметри.

**За типом живлення** елементи розділяють на статичні й динамічні (тобто ті, які залежать від джерела живлення). Живлення буває первинне (змінне, 220 В) або вторинне (постійна напруга, 5 В, 10 В, …).

**За конструкцією** елементи ділять на:

1. дискретні − виготовлені способом дискретної технології (зібрані з окремих деталей, виготовлених як окремі вироби, незалежно одна від одної);
2. інтегральні − виконані за інтегральною технологією. Сюди відносять інтегральні схеми (ІС), великі інтегральні схеми (ВІС), надвеликі і ультравеликі інтегральні схеми (НВІС й УВІС).

**Діоди і транзистори як елементи логічних схем**

Діоди. Їх характеристики і використання

**Діод** – нелінійний елемент, який пропускає струм тільки в одному напрямку (Рис. 2).

Анод

Катод

+

**–**

Iпр

4,6 В

4,0 В

**Рис. 2. Діод**

Нагадаємо, що **нелінійними** називаються елементи, для яких не виконується закон Ома.

Щоб відкрити діод, необхідно подати на нього пряму напругу.

Для відкритого діоду опір наближається до нуля. В закритому стані через діод проходить струм, який вимірюється в наноамперах.

Якщо прикласти до діоду зворотну напругу (до катоду **+**, а до аноду –), яка перевищує граничну зворотну (50 ÷ 70 В), то діод пробивається і струм зростає «лавиноподібно» (Рис. 3).

-100

-50

-10

2

1

20 мА

10 мА

-1 мкА

-2 мкА

**I**

**U, В**

**Рис. 3. Вольт-Амперна характеристика (ВАХ) діода**

При використанні діодів в схемі необхідно врахувати:

1. діод не має опору з точки зору закону Ома;
2. схему, до складу якої входять діоди, не можна замінити еквівалентною;
3. паралельне з’єднання нелінійних елементів небажане, оскільки можливе явище «перехоплення струмів» через розходження параметрів елементів.

Діодні ключі

Найпростіші ключі можуть бути зібрані на діодах і резисторах (Рис. 4).

|  |  |
| --- | --- |
| **Uвх** | **Uвих** |
| L | L |
| H | H |



*Якщо Uвх = H (високий рівень)*

*Вихідна напруга:*

Uвих

I

D

R

Uвх

**Рис. 4. Діодний ключ-повторювач**

При низькому рівні діод D замкнений, струм у колі не протікає і напруга на виході практично дорівнює нулю й визначається струмом, зворотним закритого діоду. Така ситуація зберігається, поки напруга на виході не досягне напруги відкриття діоду. Діод відкривається і у колі починає протікати струм. При відкритому діоді напруга на діоді змінюється мало і струм практично не змінюється.

Транзистори

Транзистори бувають:

1. біполярні (два переходи, маленький вхідний і вихідний опір, керуються струмом, основна умова − на базі повинен бути струм);
2. уніполярні (один перехід, вхідний і вихідний опір великий, керуються напругою).

Біполярні транзистори

Біполярні транзистори бувають двох типів: **n-p-n** (Рис. 5) та **p-n-p** (Рис. 6).

Колектор

Колектор

Емітер

Емітер

База

База

IБ

IБ

IЕ

IЕ

IК

IК

**Рис. 5. n-p-n транзистор**

**Рис. 6. p-n-p транзистор**

UКЕ

UБЕ

**n-p-n транзистор:**

Якщо UКЕ = UБЕ, то маємо теоретичну границю насичення.

Якщо UКЕ < UБЕ, то транзистор переходить в режим насичення.

**p-n-p транзистор:**

Режими роботи транзистора:

1. відсічки (закритий транзистор);
2. активний (підсилення струму);
3. насичення (відкритий транзистор, UКЕ < UБЕ).

Біполярні транзистори керуються струмом. Керування здійснюється за умови подачі струму на базу транзистора. Якщо струм на базу транзистора не подається, то транзистор перебуває в режимі відсічки і опір між колектором і емітером наближається до нескінченності. Якщо перед цим режимом транзистор був в режимі насичення, то на базі буде зворотний струм (незначний) – струм розсмоктування зарядів. При подачі струму на базу транзистор переходить в активний режим.

Коефіцієнт підсилення β для кожного типу транзистора задається в певному діапазоні. В режимі насичення β значно зменшується.

В режимі насичення збільшення базового струму не призводить до значної зміни колекторного та емітерного струму.

, де S – ступінь насичення

Між колектором і емітером в режимі насичення малий опір, що і визначає зменшену напругу UКЕ.

Транзистори **n-p-n** підпорядковуються наступним правилам (для **p-n-p** правила зберігаються, але необхідно враховувати, що полярність напруги має бути змінена на протилежну):

1. колектор має більш позитивний потенціал, ніж емітер;
2. ланцюги база-колектор і база-емітер працюють як діоди, але перехід база-емітер відкритий (має пряме зміщення; подається додатний сигнал), а перехід база-колектор зміщений в зворотньому напрямку, тобто прикладена напруга заважає протіканню струму через нього;
3. кожен транзистор характеризується максимальним значенням IБ, IК, IЕ, UБ, UК, UЕ і іншими параметрами. Перевищення призводить до руйнування транзистора;
4. якщо попередні три пункти виконуються, то транзистор працює як підсилюючий елемент.

Транзисторні ключі




Рис. 7. Механічний ключ



 

Рис. 8. Транзисторний ключ-інвертор без навантаження та з навантаженням

1. якщо ключ S – відкритий (Рис. 7), то **Uвих = H**;

якщо ключ S – закритий, то **Uвих = L**;

1. якщо транзистор T – відкритий (Рис. 8), то **Uвих = L**;

якщо транзистор T – закритий, то **Uвих = H**.




Рис. 9. Часова діаграма

Схема транзисторного ключа забезпечує інвертування вхідного сигналу (напруги), який подається на базу транзистора (Ри. 9). При подачі на вхід високого рівня струм подається через резистор RБ на базу транзистора і транзистор переходить в активний режим, а потім в режим насичення; напруга на колекторі змінюється від високого рівня до низького. При подачі низького рівня струм на базу транзистора не подається і транзистор закривається (може бути струм розсмоктування); транзистор переходить в режим відсічки і на виході (колекторі) встановлюється високий рівень.

При відсутності навантаження RН високий рівень приблизно дорівнює E. При наявності навантаження RН високий рівень визначається дільником напруги RН з формули

Якщо емітер з’єднаний з землею, то при високому вхідному рівні

Якщо в емітерному колі є додаткові елементи (R, D), то

**Особливості цифрової форми подачі інформації**

Для передачі двійкової інформації використовується не весь діапазон перемикання елементів, а тільки ті зони, які виділені для високого (логічний «0») і низького рівня (логічна «1»). Ширина зон логічної одиниці і логічного нуля обумовлена параметрами елементів, які реалізують функції перемикання, а також навантаження схем. Заборонена зона, яка не використовується для кодування, знаходиться між значенням максимального нуля та мінімальної одиниці.




Рис. 10. Цифрове представлення інформації

Заборонена зона (зона перемикання), яка знаходиться між максимальним «0» та мінімальною «1» визначає завадостійкість схеми (Рис. 10). Чим вона ширша, тим вища завадостійкість. Перевищення максимального рівня «0» призводить до відмикання транзистора. Заниження рівня мінімальної «1» призводить до замикання транзистора. Однак зі зростанням ширини забороненої зони зростає час перемикання схеми.

Існує два типи завад:

1. **динамічні завади –** можуть мати більшу амплітуду при меншій тривалості. Якщо їх тривалість значно менша часу перемикання схеми, то, як правило, схема не встигає змінити свій стан;
2. **статичні завади** **–** мають меншу амплітуду, але більшу тривалість. Перехід їх амплітуди в зону порогової напруги може призвести до зміни стану схем.


**Транзисторні схеми із загальними навантаженнями**

**або транзисторна логіка з безпосередніми зв’язками (ТЛБЗ)**

Навантажувальна здатність для схем визначається допустимими рівнями напруги й струму.

Схеми можуть мати паралельне з'єднання із загальним колекторним навантаженням, послідовне з’єднання із загальним колекторним навантаженням, паралельне й послідовне з’єднання із загальним емітерним навантаженням.

Паралельне з’єднання із загальним колекторним навантаженням




**Рис. 11**. **Паралельне з'єднання транзисторів із загальним колекторним навантаженням**

На виході цієї схеми (рис. 11) буде високий рівень за умови, якщо транзистори Т1 і Т2 закриті. Якщо хоча б один із транзисторів відкритий, то на виході встановлюється низький рівень, що визначається напругою UКЕ насичення відкритого транзистора.

Щоб на виході був високий рівень (для позитивної логіки), треба закрити обидва транзистори (транзистор закритий, якщо на базі відсутній струм), тобто подати на обидва входи низькі рівні.

Для негативної логіки (НЛ) потрібно відкрити хоча б один транзистор, щоб на виході був низький рівень (логічна «1»). Тому хоча б на один вхід потрібно подати високий рівень, яким у негативній логіці кодується «0».

Послідовне з’єднання із загальним колекторним навантаженням



**Рис. 12.** **Послідовне з'єднання транзисторів із загальним колекторним навантаженням**

Для високого рівня в даній схемі (Рис. 12) на виході хоча б один транзистор повинен бути закритий (коло між точкою **а** і схемною землею розірване), що досягається подачею хоча б на один із входів низького рівня.

Паралельне з’єднання із загальним емітерним навантаженням





Рис. 13. Паралельне з'єднання транзисторів із загальним емітерним навантаженням

В даній схемі (Рис. 13) повинен бути відкритий хоча б один транзистор (для ПЛ), для цього треба подати високий рівень хоча б на один із входів.

Послідовне з’єднання із загальним емітерним навантаженням



**Рис. 14. Послідовне з'єднання транзисторів із загальним колекторним навантаженням**  
В даній схемі (Рис. 14) для високого рівня на виході повинні бути відкриті обидва транзистори (для ПЛ).

**Основні параметри і характеристики елементів цифрових схем**


Схема характеризується вхідною й вихідною напругою, вхідним і вихідним струмами, а також часовими параметрами (швидкодією).

Швидкодія логічного елемента при перемиканні визначається логічною схемою, технологією виготовлення і характером навантаження. Для ідентифікації вимірювання динамічних параметрів встановлені вимоги до амплітуди і тривалості фронтів вхідних і вихідних сигналів.

Основними динамічними параметрами логічних елементів є:

1. затримка поширення сигналів під час перемикання;
2. тривалість позитивного (наростаючого) і негативного (спадаючого) фронтів.

**Затримка поширення** визначається як інтервал часу між вхідним і вихідним сигналами логічного елемента і вимірюється на рівні 0,5 логічного переходу вхідного і вихідного сигналу. Оскільки час затримки передачі під час переходу з одиниці в нуль може відрізнятись від часу затримки передачі під час переходу з нуля в одиницю, то здебільшого користуються формулою



**Рис. 15. схема інвертору**




Рис. 16. Часова діаграма (цифрове представлення інформації)

**Час переходу t10** – інтервал часу, протягом якого напруга на виході логічного елемента переходить від рівня логічної одиниці до рівня логічного нуля. Вимірюється період часу між 0,1 і 0,9 від логічного перепаду (Рис. 16).

**Час затримки вмикання логічного елемента** – інтервал часу між вхідним і вихідним сигналами під час переходу напруги на виході логічного елемента від одиниці до нуля, виміряний на рівні 0,1 від логічного переходу вхідного сигналу і на рівні 0,9 від логічного переходу вихідного сигналу. Такий підхід зумовлений тим, що на верхньому й нижньому плато (рівна частина сигналу) можуть спостерігатися згасаючі коливання.

**Інтенсивність відмови (відказу):**

, де

n − кількість елементів, які відмовили за час випробування T,

N – кількість елементів, над якими проводились випробування.

**Надійність** (ймовірність безвідмовної роботи):

До **статичних параметрів** відносять:

, ,,,,,,

Де, наприклад, – вхідний струм логічної одиниці, який визначають за умови, коли на вхід елемента подається напруга логічної одиниці.

Вхідні та вихідні значення рівнів і значення струмів визначають навантажувальну спроможність схем, а також споживальну потужність за заданих умов. Здебільшого вхідні і вихідні параметри задаються для несприятливих режимів.

Для побудови розгалужених логічних кіл потрібно, щоб кожен елемент мав визначену **навантажувальну здатність** за входом і виходом, тобто міг працювати за кількома логічними входами та одночасно керувати кількома входами інших логічних елементів. Навантажувальну здатність елемента виражають коефіцієнтом об’єднання по входу та коефіцієнтом розгалуження на виході.

**Коефіцієнт об’єднання по входу** – це число входів логічного розширення.

**Коефіцієнт розгалуження** – число одиничних навантажень, які можна одночасно підключити до виходу логічного елемента. Одиничним навантаженням є один вхід базового логічного елемента. Кожен логічний елемент з боку входу є нелінійним навантаженням.

До **конструктивних параметрів** відносять:

1. кількість джерел живлення, необхідних для роботи певної серії;
2. тип корпусу (габарити, кількість виводів тощо);
3. інтегральні характеристики (ступінь інтеграції N логічної схеми, тобто кількість вентилів, розміщених на одному кристалі);
4. енергія перемикання

– енергія перемикання;

– середній час розповсюдження сигналу;

– середня потужність споживання (середнє арифметичне потужностей перемикання з нуля в одиницю та з одиниці в нуль).

**Види зв’язків у схемах**

Зв’язки поділяються на активні (які змінюють сигнал) і пасивні (не змінюють сигнал).

**До пасивних відносять:**

1. Гальванічний зв’язок. Забезпечується за допомогою провідника.
2. Резисторний зв’язок. Обмежує струм в колі (Рис. 17).

**Рис. 17**

1. Резисторно-ємкісний (резисторно-конденсаторний) зв’язок (Рис. 18).

**Рис. 18**

1. Діодний зв’язок. Використовуєється для форсування включення елементів, які керуються струмом.
2. Гальванічна розв’язка. Забезпечує розв’язку в одному напрямку (Рис. 19).


***світлодіод***

***фототранзистор***

**Рис. 19**


**До активних відносять:**

1. Інвертори (Рис. 20).




**Рис. 20**

1. Емітерні повторювачі (Рис. 21).

*Ua= Ub + UБЕ*

**Рис. 21**

1. Перемикачі струму (Рис. 22).



***b***

***a***

**Рис. 22**

***Призначення елементів перемикача:***

*UОП* – джерело опорної напруги, відносно якої відбувається перемикання схеми;

*R1, R2* – резистори, які обмежують струм на колекторах транзисторів T1 і T2 відповідно;

*T1, T2* – транзистори, які працюють як ключі навантаження в емітерному колі.

Через схему постійно проходить струм *IRe*. Схема має бути абсолютно симетричною, тобто резистори *R1, R2*, а також транзистори *T1, T2*, повинні мати не лише однаковий тип і номінал, а й допуск (відхилення параметрів).

Якщо на вхід *UВХ* (база *T1*) подається струм і напруга *UВХ*  перевищує *UОП*, то струм проходить по лівому колу

Якщо на виході в точці **а** низький рівень, то в точці **b** – високий (*T1* – відкритий, *T2* – закритий).


Якщо *UВХ < UОП ,* то *T1* – закритий,а відповідно **а** = H, **b** = L.

За умови, коли *UВХ = UОП*, струм .

Транзистори в даній схемі працюють в активному режимі і не заходять в режим насичення. Це дозволяє підвищити швидкість роботи схеми, але збільшити потужність споживання.

**Транзисторний ключ з нелінійним зворотним зв’язком**

Для підвищення швидкодії у цифрових пристроях часто застосовується нелінійний колекторно-базовий від’ємний зворотний зв’язок.



*U1 = UБЕ + UD1 пряме*

*U2 = U1 − UD2 пряме*

**Рис. 23. Транзисторний ключ з нелінійним зворотним зв’язком**

***Призначення елементів:***

*RБ* – обмежує струм у колі бази транзистора;

*RК* – обмежує струм у колекторному колі транзистора;

*RЗМ* – резистор зміщення, забезпечує надійне вимикання транзистора при подачі на вхід низького рівня;

*D1* – забезпечує гальванічну розв’язку в колі бази;



*D2* – забезпечує нелінійний зворотний зв’язок.

Діод зворотного зв’язку *D2* перебуває під напругою *U1–U2*. До моменту, поки напруга в точці **2** перевищує напругу в точці **1**, діод закритий. При подачі на вхід високого рівня, струм проходить через резистор *RБ* та діод *D1* на базу транзистора *T1*. Під час відкриття транзистора напруга в точці **2** зменшується. Коли напруга в точці **2** стає менша за напругу в точці **1**, діод *D2* включається у прямому напрямку (відкривається). Включення діода замикає вузли **1** та **2** через малий опір відкритого діода *D2*. Наявність нелінійного зворотного зв’язку (НЗЗ) знижує коефіцієнт підсилення струму каскаду так, що подальше збільшення вхідного струму *IRб* мало впливає на підвищення струму на колекторі. На колекторі зберігається позитивна напруга і транзистор *T1* не заходить у режим насичення.

При наявності НЗЗ транзистор не може зайти в режим насичення. НЗЗ модернізує схему транзисторного ключа. Як тільки напруга відкриває діод, струм розділяється і йде як на колектор, так і на емітер. Якщо *D1* та *D2* однакові, то *UKЕ=UБЕ* (теоретична границя насичення).

При подачі замикаючого сигналу спочатку відключається діод *D2*, а потім змінюється колекторна напруга. При закритому транзисторі нелінійний зворотний зв’язок розірваний. Так як при використанні НЗЗ у базі транзистора не відбувається надлишкове накопичення зарядів, то при закритті транзистора спостерігається мінімальний струм розсмоктування, що забезпечує швидке закриття транзистора.

**Біполярний ключ з використанням прискорюючого (форсуючого) конденсатора**

**Рис. 24. Транзисторний ключ із форсуючою ємністю на вході Рис. 25. Модифікація схеми**


Один із найпростіших засобів прискорення роботи ключа – використання прискорюючого (форсуючого) конденсатора, який на вході схеми включається паралельно резистору *RБ*.

В момент різкої зміни вхідного сигналу створюється надлишковий струм на базі, який в декілька разів може перевищувати номінальний. В момент *t1* струм проходить по колу конденсатора до моменту його повного заряду (Рис. 26). Наявність великого струму переводить транзистор в режим насичення. При подачі на вхід низького струму полярність конденсатора змінюється і струм розсмоктування проходить через конденсатор.

Ємність C вибирається виходячи з необхідної швидкодії так, щоб за період проходження імпульсів конденсатор встигав розряджатись, інакше швидкодія знижується і тривалість фронтів зростає. Необхідно враховувати максимальний струм на базі, а також зміну струму на базі в момент *t2*.

Перевага: висока швидкодія.

Недолік: наявність додаткової ємності.



**Рис. 26. Часова діаграма струму на базі та напруг**

**Діодна фіксація вихідного високого рівня**


****

Рис. 27. Схема транзисторного ключа з діодною фіксацією на виході

*Dф* – діод фіксації

*RH1=RH2=…=RHN*

Нехай N = 10, Rеквівалентний = 30 Ом => RHi = 1300 Ом.

Схема з фіксуючим діодом на виході (Рис. 27) забезпечує фіксацію вихідного високого рівня при заданому вихідному навантаженні (при заданій кількості *N* резисторів *RНi*). Для фіксації високого вихідного рівня використовується додаткове джерело живлення опори *Eоп*, величина якого визначається виходячи з величини *U1вих* (вихідний високий рівень) та прямого падіння напруги на діоді фіксації *Dф*:

*Еоп = U1вих – UDпр , U1вих ≥ U1вих min*

Якщо на виході відсутнє навантаження, то струм *I1вих* проходить по колу *E→R3→Dф→Eоп*.

Фіксуюче коло дозволяє підтримувати вихідну напругу високого рівня в заданому діапазоні за умови, що навантаження не перевищує *Nmax*:


*0 ≤ N ≤ Nmax*

Кількість навантаження визначається вихідним струмом *I1вих*.

При зміні навантаження в заданих межах *N* = 1 ÷ *k* вихідний струм точки **a** розподіляється між колом фіксації (*Dф→Еоп*) та елементами навантаження *RНi*.

У випадку перевищення навантаження коло фіксації відключається і весь струм йде на паралельно ввімкнене навантаження та вихідний рівень «1» стає меншим заданого мінімального вихідного рівня «1» (*U1вих < U1вих min*). Вихідний рівень визначається співвідношенням номіналів резисторів *R3* та *Rекв*. Таким чином, коло *Еоп*→*Dф* забезпечує стабільність вихідного високого рівня при зміні навантаження з урахуванням заданого коефіцієнта розгалуження та не впливає на вихідний низький рівень (при низькому рівні це коло закрите).

**Базова схема ДТЛ (діодно-транзисторної логіки)**



***a***

Рис. 28. Базова схема ДТЛ

***Призначення елементів (Рис. 28):***

*R1, D1, D2* − вхідний блок, що реалізує функцію «І».

*D3, D4* – діоди зміщення.

Резистор *R1* та діоди *D1* і *D2* утворюють вхідний блок, який реалізує функцію «І». Резистор *R1* задає величину вхідного струму *I0ВХ*, якщо на входах хоча б один низький рівень, та величину базового струму для *T1*, якщо на всіх входах встановлений високий рівень. Діоди *D1* та *D2* підвищують поріг спрацьовування схеми та пропускають струм в одному напрямку. Діоди *D3*, *D4* − діоди зміщення, забезпечують надійне закриття транзистора, коли хоча б на одному вході низький рівень. Резистор зміщення використовується для забезпечення перемикання транзистора при переході його з режиму насичення, а також підвищує надійне закриття при зміні напруги в точці ***а***.

Резистор *RК* обмежує колекторний струм транзистора *T1*.

Транзистор *T1* забезпечує інверсію базового сигналу. Тобто вся схема реалізує функцію «І-НЕ».

*Uвх=L=UКЕн Тi-1* => *Ua = UКЕн Тi-1 + UD1(2)* , де Ti-1 – схема на вході.

Через колектор транзистора схеми на вході протікає сумарний струм:

*IK = IRк+k \* IH*

Максимальний вхідний струм *I0ВХ* буде в тому випадку, коли низький рівень тільки на одному вході.

*I0ВИХ = k\*IH* , де *k* – кількість навантаження.

***Принцип роботи схеми:***

Якщо хоча б на один із входів схеми подати низький рівень, то відкривається відповідний вхідний діод та вхідний струм протікає по колу *E→R1→D1(2).* При цьому струм на базу транзистора не подається, транзистор *Т1* закритий і на виході високий рівень.

*Ua = U0вх + UD1(2) = UКЕ Ti-1 + UD1(2)*

При послідовно ввімкненій схемі ДТЛ струм *I0вх* потрапляє на вхід попередньої схеми, тобто визначає навантажувальну здатність схеми в режимі, коли на її виході встановлений низький рівень, при цьому струм на базу транзистора *T1* не потрапляє, відповідно *T1* знаходиться в режимі відсічки і на виході нашої схеми встановлено високий рівень.

Якщо на всі входи подати високий рівень (*UВХ1=UВХ2=Н*), то вхідні діоди *D1* та *D2* закриті і струм по колу *E→R1→D3→D4* від джерела живлення потрапляє на базу *T1*, відповідно транзистор відкривається, переходить в режим насичення і на виході встановлюється низький рівень: *Uвих=L=UКЕн Т*.

*Uа = UD3 + UD4 + UБЕн Т*

**Основи схемотехніки ТТЛ (транзисторно-транзисторної логіки)**


****

Рис. 29. Приклади ТТЛ-схем

Основний елемент ТТЛ схем – це багатоемітерний транзистор (БЕТ).

При переході від схем ДТЛ до схем ТТЛ вхідний блок, який реалізує функцію «І» (*R1→D1→D2* плюс діоди зміщення), змінюється на БЕТ.

При цьому вхідний транзистор працює як в прямому так і в інверсному режимах, причому вхідний транзистор завжди відкритий, тобто на базу завжди потрапляє струм (через опір *Rб*). Якщо хоча б на одному з емітерів низький рівень, то транзистор працює в прямому режимі, тобто струм потрапляє на базу та проходить через перехід БЕ, так як цей перехід має пряме зміщення (відкритий). Якщо ж на всі емітери подаються високі рівні, то транзистор працює в інверсному режимі, так як переходи БЕ мають зворотне зміщення, а переходи БК − пряме. В інверсному режимі колектор та емітер як би змінюються місцями, причому коефіцієнт підсилення при інверсному включенні близький до одиниці.

Інтегральні схеми (ІС) ТТЛ розповсюджені як елементна база ЕОМ. Існують наступні різновиди ІС ТТЛ: стандартної або середньої швидкодії (СТТЛ), малопотужні (МпТТЛ), потужні (ПТТЛ). Крім цього близькими за параметрами є схеми з діодами Шоткі (ТТЛШ).

Напруга живлення для схем 5В±10%. Всі перелічених типи мають спільні вхідні та вихідні рівні.

Принцип роботи опускаємо.

Для зручності розглянемо перемикання логічного елемента (Рис. 29б), до входу підключено перемикач *S*, яким можна керувати (двигун, який може займати два положення H або L).

В положенні H на вхід надходить високий рівень, який дорівнює *E*, в положенні L − низький рівень схемної землі.

Якщо на вхід подати низьку напругу, то з’явиться вхідний струм *I0ВХ*, який буде протікати по колу *E→Rб→*БЕ*→*контакт LS-земля. Величина цього струму .

У швидкодіючих та економічних ІС ТТЛ опір резистора *Rб* відрізняється на порядок. Перехід БК відкритися не може (при подачі низького рівня), так як на ньому немає надлишкової напруги більш ніж 0,7 В. Напруга на виході дорівнює логічному «0».

Якщо кількість входів, на які подається логічний «0», збільшити, то, як правило, струм, який протікає через *Rб*, не змінюється, але при цьому на виходах ми маємо струм менший за *I0ВХ max*. Якщо нульовий рівень хоча б на одному вході БЕТ, то значення рівня на інших входах не впливає на вихідний сигнал.

Переведемо двигун перемикача S в положення H, тобто подамо на вхід високий рівень (на всі входи). Тоді перехід БЕ БЕТ буде мати зворотне зміщення. Струм через *Rб* від джерела потрапляє на перехід БК, потім на *Rн* і на землю. На колекторі з’являється напруга високого рівня. При цьому БЕТ має інверсне включення з коефіцієнтом близьким до 1.

Дана схема реалізує логічну функцію «І».

Для отримання інвертуючого елемента, який реалізує функцію «І-НЕ», необхідно до БЕТ *T1* додати ключовий транзистор *T2* (Рис. 29г). При подачі на емітер *T1* високого рівня струм потрапляє через *T1* на базу *T2*, *T2* переходить в режим насичення і вихідний низький рівень напруги знімається з колектора *T2*, причому *UВИХ = UКЕн T2 =* L. При подачі на вхід низького рівня *T1* має пряме зміщення, на базу *T2* струм не потрапляє і на виході встановлюється високий рівень.

Розглянутий інвертор, виконаний на *T2*, є простим інвертором, як правило така схема використовується в ІС з відкритим колектором (немає навантаження на колекторі).

Недоліком простого інвертора є низька навантажувальна здатність (як в закритому, так і в відкритому стані).

**Складний інвертор**




Рис. 30. Схема складного інвертора

Дана схема (Рис. 30) реалізує функцію «І-НЕ» (якщо два входи, то «2І-НЕ») і складається з трьох частин:

* ***Вхідного блоку***, побудованого на базі БЕТ *Т1* та *R1*, причому *Т1* реалізує функцію «І», *R1* обмежує струм на базі.
* ***Розщеплювач******фаз*** складається з *R2*, *T2*, *R3* (*R2* − колекторне навантаження, *T2* − виконує на колекторі функцію інверсії, на емітері функцію повторення вхідного базового сигналу, *R3* є резистором зміщення для *T5*). У точці **с** сигнал, що надходить на базу Т2, інвертується, у точці **d** – повторюється зі зсувом на перехід база-емітер:

*Ud = UБ Т2 – UБЕ Т2*

* ***Парафазний підсилювач***або вихідний ***підсилювальний каскад*** складається з *R4*, *T3*, *T4*, *T5*. Транзистори *T3* і *T4* утворюють складений транзистор − схему Дарлінгтона, яка не змінює логічний зміст сигналу інвертора, але забезпечує значне підсилення струму, який потрапляє на базу *T3*.

Транзистор *T4* не може працювати в режимі насичення, так як у базовому колі стоїть транзистор *T3* і напруга переходу КЕ транзистора *T4* не може бути меншою за напругу на БЕ.

Транзистор *T5* в режимі насичення задає низький вихідний рівень.

Коефіцієнт підсилення струму складеного транзистора:

*β = βT3\*βT4.*




Рис. 31. Модифікована схема складного інвертора (з діодом в парафазному підсилювачі)

Парафазний підсилювач також може складатися з двох транзисторів і діода зміщення (Рис. 31), при цьому вихідний струм логічної «1» буде менший, ніж струм в першому випадку (при складеному транзисторі), але діод зміщення також забезпечує надійне перемикання вихідного каскаду.

***Принцип роботи схеми (Рис. 30):***

1. Якщо на вхід подається низький рівень, S в положенні L, то на вході з’являється струм *I0ВХ*, *Т1* працює у прямому включенні, перехід БК транзистора *Т1* закритий і через вхід транзистора струм у схему не потрапляє, відповідно закритий *Т2*, а отже і вихідний транзистор *Т5*. Струм через *R2* від джерела потрапляє на вхід складного транзистора *Т3,4*, транзистори *Т3* і *Т4* відкриті, *Т3*, як правило, працює в режимі насичення і на виході встановлюється високий рівень. На вихід поступає підсилений струм *I1вих*, який дозволяє збільшити навантажувальну здатність в порівнянні з простим інвертором, підвищення навантажувальної здатності забезпечується за рахунок потужного повторювача, виконаного у вигляді складного транзистора *Т3-Т4* (або тільки за рахунок Т3).

*U1ВИХ = E – UR4 – UКЕ Т3 – UБЕ Т4.*

1. Якщо на вхід подається високий рівень, то вхідний транзистор *Т1* працює в інверсному режимі, перехід БЕ закритий, струм через перехід БК подається на *Т2* і через ЕК у точці **с** встановлюється рівень

*Uс = UКЕн Т2 + UБЕн Т5* ,



якого не достатньо для відкриття складного транзистора (чи транзистора і діода) парафазного підсилювача, але достатньо для переведення в режим насичення *Т5*. На виході встановлюється низький рівень, який дорівнює напрузі *U0ВИХ = UКЕн Т5*, опір вихідного каскаду визначається опором КЕ *Т5*, на виході ми маємо транзистор з відкритим колектором. Така схема дозволяє збільшити навантажувальну здатність при низькому рівні.

На основі даного інвертора реалізуються базові схеми ТТЛ. Для цього вхідний блок реалізується на базі БЕТ (багатоемітерних транзисторів).

Принцип роботи схеми аналогічний роботі складного інвертора. Для забезпечення високого рівня на виході необхідно подати хоча б один низький рівень на вхід, при цьому *Т1* у прямому включенні. При подачі на всі емітери вхідного транзистора «1» на виході встановлюється «0».

**Розширення функціональних можливостей схем ТТЛ**

**(схема з розширенням за входом)**

***b***

***a***

Рис. 32. Схема з розширенням за входом Рис. 33. Схемотехнічне позначення

Схема (Рис. 33) реалізує функцію 2-2І-3АБО-НЕ. Інакше позначають 2І-2І-3АБО-НЕ.

Для визначення функції на виході схеми транзистори *Т2* і *Т3* необхідно розглядати як паралельне з’єднання транзисторів із загальним колекторним та емітерним навантаженням.

Вхідні блоки на *Т2* і *Т3* реалізують функції «І». В точці ***a*** реалізується функція 2АБО-НЕ відповідно до базових функцій *Т2* і *Т3*. В точці ***b*** реалізується функція 2АБО.

Вхідний каскад *Т5Т6* повторює базову функцію.

*Т7* вихідного каскаду інвертує базову функцію.

Для розширення функціональних можливостей до входів **колектор** і **емітер** підключається розширювач по функції «І» на різну кількість входів (Рис. 34). З урахуванням розширювача функція схеми змінюється.

***Приклад:***

Нехай X1=L, X2= X3= X4=H.

Тоді *Т1* працює в прямому режимі. Вхідний струм *I0вх* подається на X1. На базу *Т2* струм не подається, *Т2* закритий.

Якщо X3=X4=H, то *Т4* працює в інверсному режимі, струм через *R4* проходить на *Т4* і через перехід база-колектор. *Т3* відкритий в режимі насичення, відповідно в точці ***a*** низький рівень, в точці ***b*** високий. Струм через *Т3*подається на *Т7*, *Т5* і *Т6* закриті, на виході низький рівень.




Рис. 34. Розширювач

Схеми з відкритим колектором




Рис. 35. Схема з відкритим колектором

Особливість схеми: на виході відкритий (без навантаження) колектор. Щоб схема працювала, його треба підключити до джерела живлення.

Схема з відкритим колектором, як правило, використовується в керуючих схемах для керування загальним навантаженням.

Керування навантаженням здійснюється при активному низькому рівні на виході, причому іноді навантаження підключається до джерела з більш високою напругою, ніж напруга живлення ІС. Для забезпечення роботи такої схеми необхідно на вихід підключити навантажувальний елемент.

Схема з відкритим колектором має більш потужний вихід і використовується для підключення зовнішніх навантажень. Як навантаження можуть бути використані лампочки, світлодіоди, реле та інші елементи, причому на деякі навантаження, залежно від типу схем, може подаватися напруга 15 В або 30 В. З'єднання виходів схем дозволяє організувати керування навантаженням декількома сигналами.




Рис. 36. З’єднання схем (схемотехнічне позначення)

Монтажна функція на виході являє собою монтажне «І» для вихідних сигналів, або ж монтажне «АБО» для вхідних сигналів.

**Схема з трьома станами**

Схеми використовуються для організації обміну через загальну шину. На виході схеми може бути три стани: стан логічної «1», стан логічного «0» та третій стан – високоімпедансний. Він характеризується тим, що вихідні транзистори в парафазному підсилювачі знаходяться в режимі відсічки. Цей стан забезпечується подачею на вхід ЕО (Enable Out) високого рівня. В цьому випадку вхідні сигнали Х1 та Х2 на вихідний рівень не впливають.


****

Рис. 37. Схема з трьома станами

Розглянемо принцип роботи схеми (Рис. 37) за умови, коли X1=L, X2=H:

1. Якщо EO=L, то на базу *Т2* струм не подається, оскільки *Т1* працює в прямому включенні. *Т2* закритий, відповідно і *Т4* закритий також. На базу *Т3* через *R2* подається струм. Відповідно *Т3* і *D1* відкриті, на виході високий рівень.
2. Якщо EO=H, то в точці **А** буде низький рівень завдяки вихідному транзистору інвертора. Струм через *R2* буде проходити на колектор вихідного транзистора інвертора і *Т3* буде закритий. Таким чином, транзистори каскаду закриті, на виході буде третій стан.




Рис. 38. Схема з трьома станами (інший варіант підключення сигналу ЕО)

Розглянемо інший варіант підключення сигналу ЕО (Рис. 38).

Дана схема працює аналогічно за умови, коли на вхід ЕО подається низький рівень. В цьому випадку D2 відкривається і в точці **A** встановлюється низький рівень, який переводить транзистори в режим відсічки.

**Схеми з забороною по входу**




Рис. 39. Схема з забороною по входу




Рис. 40. Схема з забороною по входу (з діодом у парафазному підсилювачі)

Вихідний стан буде незмінним, якщо на вході буде низький рівень. Зміна вихідного рівня відбувається тільки тоді, коли на вхід керування подається високий рівень. Вхідні сигнали проходять лише в тому випадку, якщо на вході ЕІ встановлений високий рівень.

**Перехідні процеси на виході ТТЛ-схем з парафазним підсилювачем**




Рис. 41. Набір інтегральних схем (перехідні процеси на виході ТТЛ схем з парафазним підсилювачем)

На вході схем ТТЛ виникає короткий момент часу при зміні стану схеми, коли обидва транзистора вихідного каскаду відкриті. В цей момент часу від лінії живлення до лінії землі проходить імпульс струму, що створює короткий від’ємний імпульс на шині живлення та додатний на шині землі. Довжина такого сигналу – від 5 до 20 нс. Імпульс струму може досягати 100 мА. Якщо наступні схеми мають входи, з’єднані з шинами живлення чи землі (Рис. 41), то може виникнути неправильне спрацювання схеми ІС2, яка згенерує повноцінний сигнал для управління схемою ІС3, тобто відбудеться несанкціоноване спрацювання схеми. Щоб ліквідувати подібні завади, необхідно збільшити кількість і ширину шин землі та живлення, а також встановити розв’язуючі конденсатори між цими шинами поблизу кожної схеми. Якщо схеми не тригерного типу, то можна встановити один конденсатор на декілька схем. Ємність одного конденсатора становить 0,05÷0,1 мкФ. Крім того, існують шини, що мають погонну ємність. При використанні таких шин розв’язуючі конденсатори не встановлюються.

**Схема з розширенням по виходу**




Рис. 42. Схема з розширенням по виходу

Наявність зв’язку між точками **а1** та **а2**, **b1** та **b2** (Рис. 42) забезпечує рівномірний розподіл струму між схемами та рівномірне навантаження на входах. На входах схеми встановлюється низький рівень, якщо на пару входів Х1, Х2 або Х3, Х4 подаються сигнали високого рівня.

Розглянемо випадок, коли Х1 = Х2 = Н (високий рівень). В цьому випадку *Т1* має інверсне включення, струм через *R1* та *Т1* іде на базу *Т2*, а в точці **b1** підсилений струм транзистора *Т2* розділяється на два базових струми *ІБ T4* та *ІБ T6*. Цей струм забезпечує перехід в режим насичення *Т4* та *Т6*. На виходах встановлюється рівень логічного «0». Аналогічно схема працює, якщо на Х3 та Х4 мають місце високі рівні. Якщо ж на одному з входів Х1 або Х2 встановлюється низький рівень та хоча б на одному з входів Х3 або Х4 також низький рівень, то *Т1* та *Т8* мають пряме включення; *Т2*, *Т7*, *Т4*, *Т6* – закриті. В точках **а1** та **а2** високий рівень, *Т3*, *Т5*, *D1*, *D2* відкриті. На виходах встановлюються високі рівні.

**Схеми ТТЛШ (транзисторно-транзисторна логіка з діодами Шоткі)**




Рис. 43. Схеми ТТЛШ

В діодах Шоткі пряма напруга має рівень не 0,6 Вольт та вище, як в звичайних діодах, а 0,2÷0,3 Вольт. Призначення цих елементів в даній схемі аналогічне схемі складного інвертора для схем ТТЛ. Діоди D1, D2 використовуються для підвищення завадостійкості на входах схеми (Рис. 43). R3, R4, Т6 утворюють джерело струму, яке зменшує час переключення вихідного транзистора Т5 та забезпечують вихідний рівень логічного «0». Заміна вхідного транзисторного блока на діодну матрицю (в вхідному блоці 2) дозволяє підвищити швидкість переключення схеми, так як діоди не накопичують збиткові заряди.

**Інтегрально-інжекційна логіка (ІІЛ, І2Л, 2ІЛ)**

Дана технологія виникла після того, як з’ясувалось, що схеми транзисторної логіки з безпосередніми зв’язками (з загальним навантаженням) погано працюють, коли їх входи підключаються до одного виходу. В даному випадку спостерігається явище перехоплення струму. Оскільки напруга переходів база-емітер нелінійна і відповідно визначається вольт-амперними характеристиками паралельно ввімкнених транзисторів, струми, які надходять на бази транзисторів, можуть відрізнятися в десятки разів. Явище нерівномірного розподілу струмів між базами навантажувальних транзисторів Т3, Т4 (Рис. 44) при їх паралельному підключенні називається перехопленням струму. Перехоплення струму приводить до того, що деякі транзистори не переходять в режим насичення і в точках **а** та **b** можуть встановлюватись різні низькі рівні. Для уникнення цього явища був проведений перехід до елементів ІІЛ. Перехоплення струму було усунене за рахунок використання багатоколекторного транзистора. В перших елементах управління транзистором відбувалось через резистор R, що обмежував струм, який поступав на базу. Потім резистор замінили на транзистор типу p-n-p Tі (так як він займає менше місця на кристалі), який називається інжектором. Інжектор завжди відкритий. Дана схема є базовою для елементів ІІЛ. Особливістю даного елемента є те, що інжектор та навантажувальний транзистор мають спільні області. Таке включення елементів дозволяє знизити значення джерела живлення до 1,5 В. Вихідний рівень логічного «0» визначається напругою КЕ насиченого ключового транзистора Тк. Вихідний високий рівень визначається напругою БЕ ключового транзистора наступної схеми.

***Принцип роботи схеми:***

Якщо на вході базового елемента високий рівень, то струм подається через інжектор на базу ключового транзистора, ключовий транзистор переходить в режим насичення.

Якщо на вході низький рівень, то струм, який постійно проходить через ЕК Ті, поступає на вхід Х і є струмом І0ВХ. Якщо на вході високий рівень (Тк попередньої схеми закритий), то струм поступає на базу Тк. Тк відкривається, і на вході встановлюється низький логічний рівень.

Базовий елемент на виході має відкриті колектори.




Рис. 44. Інтегрально-інжекційна логіка (базові схеми, порівняння з ТТЛ, внутрішня структура)

**Різновидність схем І2Л**




Рис. 45. ІІЛ, схема 2АБО/2АБО-НЕ

***Принцип роботи схеми (Рис. 45):***

Y1 = H, коли Т3 і Т4 – закриті, тобто на базах відсутній струм. Для цього на входах Х1 і Х2 мають бути низькі рівні, що відповідає функції .

На виході Y2 відбувається інверсія Y1, оскільки базовий елемент виконує функцію інверсії.

***Робота схеми за умови Х1 = H, X2 = L:***

Всі інжектори (Т1, Т2, Т5) за умови наявності живлення відкриті, через них подається струм. Через Т1 струм надходить в точку **а** і, за умови Х1=H, подається на базу Т3, Т3 переходить в режим насичення. Відповідно в точці **с** маємо низький рівень, який визначається напругою UКЕ насиченого транзистора Т3. Через Т2 струм подається в точку **b** і, з урахуванням того, що Х2=L, подається на вхід Х2, Т4 закритий. Через транзистор Т5 струм надходить в точку **d**, в точці **d** маємо низький рівень і струм подається на колектор відкритого транзистора Т3, транзистор Т6 закритий. Y2=H, Y1=L.

Високий і низький рівень на виході забезпечується наступною схемою. Якщо схеми немає, то на виході мають бути навантажувальні резистори, під’єднані до джерела струму.

UКЕ = 0,1 В

UБЕ = 0,7 В




Рис. 46. ІІЛ, схема 2І/2І-НЕ

**Схема з багатоколекторним інжектором**




Рис. 47. Приклад схеми з багатоколекторними інжекторами

Схеми ІІЛ можуть з’єднуватись зі схемами ТТЛ, але для цього необхідно підключати додаткові навантаження. Обов’язково необхідно пам’ятати, що в схемах відкритий колектор.

В інтегральних схемах дуже часто використовується багатоколекторний інжектор. Принцип роботи даної схеми аналогічний принципу роботи попередньої схеми, що реалізує функцію 2АБО/2АБО-НЕ з окремими інжекторами.

Через інжектор Т2 постійно проходить струм (Рис. 47). В точках **а**, **b** та **c** його напрям визначається вхідними рівнями Х1 та Х2 (для точок **а** та **b**) та станом Т1 і Т3 для точки **с**. Якщо хоча б один з цих транзисторів відкритий, то в точці **с** низький рівень, що дорівнює UКЕ Т1( Т3). При цьому Т4 закритий, а на Y2 встановлюється високий рівень, який буде дорівнювати напрузі переходу БЕ наступного каскаду.

**Емітерно–з’єднана логіка**

Елементи ЕЗЛ будуються на базі перемикачів струму і є найбільш швидкодіючими.

Для того, щоб елемент мав високу швидкодію, необхідно, щоб:

1. транзистори працювали в активному режимі і не заходили в насичення;
2. логічний розмах між сигналами був мінімальний;
3. керуючі струми забезпечували мінімальний час перемикання елементів.




Рис. 48. Перемикач струму




Рис. 49. Перемикач струму з емітерними повторювачами на виходах

Перемикач струму (Рис. 48) має три режими роботи:

1. Т1 закритий, Т2 відкритий.

*Ua = UОП – UБЕ Т2*

*UВХ = Ua + UБЕ Т1 UБЕ Т2 > UБЕ Т1*

*Uвх < Uоп*

1. T1 і Т2 – відкриті.

*UВХ = UОП*

1. T1 відкритий, Т2 закритий.

*UБЕ Т1 > UКЕ Т1* (транзистор заходить в режим насичення)

Для виконання зазначених вище умов до виходів та підключаються емітерні повторювачі (Рис. 49), які забезпечують зсув вихідних напруг. Емітерні повторювачі (ЕП) весь час будуть відкриті.

В такому випадку

**Базова схема ЕЗЛ (однорівнева)**

Схема складається з трьох частин:

1. перемикач струму (R1, R2, R3, R4, R5, T1, T2, T3);
2. джерело опорної напруги (T4, R6, R7, R8, D1, D2);
3. емітерні повторювачі (T5, T6).




Рис. 50. Однорівнева схема ЕЗЛ

Емітерні повторювачі на виході схем забезпечують узгодження рівнів між схемами за рахунок зміщення вихідного сигналу на величину напруги переходу UБЕ ЕП вихідних емітерних повторювачів Т5, Т6 (Рис. 50). Це призводить до того, що транзистори в схемі перемикача струму не заходять в режим насичення. Крім того, зменшується різниця між логічними рівнями «0» та «1». Так як вихідний сигнал знімається з відкритого емітера, то керуючі струми в цих схемах забезпечують швидке перемикання.

U1 = – 0,9 В UОП = (U0 + U1) / 2 = – 1,3 В

U0 = – 1,7 В

Живлення E = – 5,2 В, завдяки чому досягається більша завадостійкість.

В джерелі опорної напруги резистори R7 та R8 утворюють дільник напруги, діоди D1 та D2 представляють собою ланцюг температурної компенсації. Т4 – емітерний повторювач, який забезпечує подачу підсиленого керуючого струму на базу Т3. Резистори R1 та R2 призначені для надійного закриття транзисторів Т1 та Т2. ЕП Т5 та Т6 в даній схемі постійно відкриті. Резистори R3 та R5 обираються з урахуванням забезпечення необхідного струму для вихідних транзисторів Т5 та Т6.

Якщо транзистори Т1 та Т2 закриті, то на виході Y1 встановлюється високий рівень, який визначається UR3 та UБЕ Т5. На R3 в даній схемі подається напруга 0,1 В. UБЕ Т5 та UБЕ Т6 складають 0,8 В. Тому U1ВИХ = – 0,9 В, U0ВИХ = – 1,7 В.

Якщо транзистор Т1 або Т2 відкритий, то струм, що проходить через R3, визначає падіння напруги на R3, що дорівнює 0,9 В. Відповідно, вихідний рівень «0» буде складатися з падання напруги 0,9 В на R3 та напруги UБЕ ЕП.

Робота базового елемента: збільшення числа входів ПС досягається підключенням додаткових вхідних транзисторів паралельно Т2 до точок **1** та **2**. ПС призначений для отримання першого ступеня логічних функцій, для підсилення потужності вхідних сигналів та для формування парафазних (прямого та інверсного) вихідних сигналів (в т.**1** – прямий, в т.**3** – інверсний). Вихідні ЕП, реалізовані на Т5 та Т6, слугують для формування другого ступеня логіки (вона формується за рахунок підключення відкритих елементів до загального навантаження, при цьому виходить монтажна функція «І»). Крім цього ЕП підсилюють вихідні сигнали за потужністю, зсувають рівні перемикача струму (в т.1 та т.3) і забезпечують тим самим сумісність елементів ЕЗЛ по входу та по виходу.

ДОН призначене для забезпечення опорного навантаження, відносно якого відбувається переключення ПС.

Якщо UВХ = U1ВХ > UОП, то відповідний ключовий транзистор (КТ) відкривається.

Нехай UБЕ КТ = 0,75 В, тоді напруга в точці **2** дорівнює

UТ.2 = U1ВХ – UБЕ КТ = – 0,9 – 0,75 = – 1,65 В.

Якщо напруга на базі T3 дорівнює UОП = – 1,3 В, то UБЕ Т3 = UОП – UТ.2 = – 1,3 – (– 1,65) = 0,35 В. За такої умови кремнієвий транзистор закритий. В точці **1** маємо низький рівень, в точці **2** – високий.

Функція елемента: 2АБО/2АБО-НЕ.

**Переваги схем ЕЗЛ**

Використання ПС в якості основи для даної технології, а також ЕП, забезпечує:

1. найвищу швидкодію серед напівпровідникових схем, побудованих на кремнієвій основі;
2. розширення логічних можливостей за рахунок двох виходів та можливість організації монтажних функцій;
3. постійність струму, що поглинається від джерела, та відсутність стрибків струму при перемиканні схеми;
4. змінну навантажувальну здатність (за рахунок ЕП) та можливість роботи з довгими лініями;
5. стабільність динамічних параметрів в заданому температурному діапазоні завдяки використанню термокомпенсуючих діодів D1, D2;
6. постійну потужність споживання.

**Примітка**: в даних схемах обов’язково окремо відводиться земля для ЕП, що забезпечує можливість роботи з різною кількістю навантажень.

**Дворівнева схема ЕЗЛ**




Рис. 51. Дворівнева схема ЕЗЛ

Схема дворівнева (Рис. 51), складається з 3 перемикачів струму:

1. T2, T3, R5, R6;
2. T6, T7, R8, R9;
3. T4, T8.

***Призначення елементів:***

Емітерні повторювачі: T10, T11, T12, T13.

Джерело опорної напруги: T9, D2, D3, D4, D5, R10, R11, R12, R13.

R1, R2, R3, R4 підсилюють надійні вхідні струми.

T1 і D1 формують сигнал для другого рівня перемикача струму, відповідно забезпечують зміщення сигналу Х1.

D2÷D5 – термокомпенсуючі діоди, а Т9 забезпечує підсилення струму в джерелі опорної напруги.

Т5 забезпечує постійний струм через підсилення струму.

Транзистори Т5, Т9 завжди відкриті, відповідно відкриті й Т10÷Т13.

Транзистори Т3, Т7 мають однакову опорну напругу.

Т1 – ключовий транзистор.

***Робота схеми:***

Якщо Y1 = H, то UБ Т10 = H → UБ Т2 = L → X2 = L.

**Технологія Е2ЗЛ**




Рис. 52. Схема Е2ЗЛ

Функції на виходах схеми (Рис. 52):

Якщо UВХ = U1ВХ, то

UБ Т3 = E – UБЕ ЕП

Ua = E – UБЕ ЕП – UБЕ Т3

Ub = Ua + UКЕ Т3

В даній технології транзистори перемикача струму не повинні заходити в режим насичення. Вони працюють близько границі насичення:

UКЕ Т3 = UБЕ Т3

U0ВИХ ≈ UБЕ ЕП

Відмінність від однорівневої схеми ЕЗЛ полягає в тому, що емітерні повторювачі стоять на вході, крім того, напруга опори розраховується відносно значення напруги на базі Т3.

Якщо UБ Т3 > UОП, то відповідно відкривається транзистор Т3, а Т4 закривається.

Якщо UБ Т3 < UОП (UБ Т3 < UБ Т4), то Т3 закритий, а Т4 відкритий.

**Уніполярні транзистори**

Біполярні транзистори керуються струмом, уніполярні – напругою.




Рис. 53. Уніполярний транзистор у розтині

Польові (уніполярні) транзистори з ізольованим затвором поділяються на транзистори з вбудованим і транзистори з індукованим каналом (Рис. 54). В цьому курсі переважно будуть розглядатись транзистори з індукованим каналом.





Рис 54. Польові транзистори з вбудованими та індукованими каналами

Транзистори мають три зовнішні електроди:

1. витік (В) – електрод, від якого починають рух носії заряду;
2. стік (С) – електрод, до якого рухаються заряди;
3. затвор (З) – електрод, до якого приєднується джерело керуючої напруги.

Металевий затвор ізольований від каналу діелектриком (Рис. 53).

Польові транзистори мають високий вхідний опір, на відміну від біполярних. Це зумовлено тим, що при подачі на затвор керуючої напруги струм через затвор не проходить.

Загальна назва транзисторів – метал-діелектрик-напівпровідник (МДН). Якщо в якості діелектрика використовується оксид кремнію, то транзистори мають назву МОН.

В обчислювальній техніці використовуються транзистори як n-типу , так і p-типу

Для транзистора n-типу області стоку і витоку виготовлені з сильнолигованого напівпровідника n-типу; підкладка виготовлена з напівпровідника p-типу.

В напівпровіднику p-типу завжди присутня невелика кількість електронів, концентрація яких обумовлює власну провідність напівпровідника, і, якщо на затворі відносно провідника буде додатна напруга, то електрони будуть притягатись до діелектрика і біля напівпровідника p-типу утвориться тонкий шар, який і утворює індукований канал.

В транзисторах з індукованим каналом в початковому стані при UЗВ = 0 між стоком та витоком нема каналу і струм не проходить. При подачі на затвор додатної напруги (для n-типу) між стоком та витоком індукується канал, який забезпечує проходження струму між стоком та витоком. В транзисторах з вбудованим каналом при напрузі на затворі UЗВ = 0 між стоком та витоком проходить початковий струм. При подачі на затвор від’ємної напруги (для n-типу) відбувається зменшення початкового струму або цей струм відсутній взагалі. При подачі додатної напруги струм між стоком та витоком збільшується.

Транзистори p-типу керуються від’ємною напругою.




Рис. 55. Польовий транзистор з індукованим каналом




Рис. 56. ВАХ польового транзистора

Мінімальна напруга на затворі, при якій між стоком та витоком з’являється струм, називається порогом. Для польових транзисторів поріг дорівнює ≈ 3 В.

Польові транзистори мають лінійну область на вольт-амперній характеристиці (Рис. 56). В цій області зміна напруги стік-витік призводить до лінійної зміни струму між стоком та витоком (область **A** на графіку). Це відбувається, якщо UСВ << UЗВ. В цьому випадку індукується канал між стоком та витоком, а в районі стоку та витоку формуються збіднені області. Подальше збільшення UСВ призводить до зміни форм збіднених областей. Транзистор переходить в режим насичення, який характеризується тим, що збільшення UСВ не призводить до суттєвого збільшення струму стік-витік (область **B** на графіку). Подальше збільшення UСВ  призводить до того, що збіднені області перекривають канал і в результаті незначне збільшення UСВ призводить до лавиноподібного струму між стоком та витоком та до руйнування транзистора (область **С** на графіку).

Пробій транзистора також може виникнути при подачі на затвор великої напруги, що призведе до руйнування діелектрика. Транзистори даного типу «бояться» статичної напруги.

Так як вольт-амперна характеристика має лінійну область, то транзистори в цьому режимі можуть використовуватись в схемах як резистори, що забезпечує однорідність схеми.

**Базові схеми на польових транзисторах**

Схеми працюють так само, як і схеми ТТЛ із загальним навантаженням.




Рис. 57. Елементи АБО-НЕ та І-НЕ

У даних схемах використовуються транзистори n-типу (Рис. 57). Транзистор Т1 використовується як резистор. Якщо використовуються транзистори p-типу, то на затвори слід подавати від’ємну напругу. При цьому від’ємну напругу повинні мати джерело живлення, а також рівні логічного нуля. У випадку, коли використовуються транзистори p-типу, при негативній логіці функція на виході залишається незмінною.




Рис. 58. Варіант елемента АБО-НЕ з парафазним підсилювачем

В схемі Т2 та Т4 використовуються в якості навантажувальних резисторів (Рис. 58); якщо Х1 = Х2 = L, то в точці **а** має місце високий рівень, який подається на затвори Т5 та Т6. Транзистори Т5 та Т6 відкриті, в точці **b** низький рівень, тому Т7 закритий і на виході встановлюється високий рівень.

Якщо хоча б на один із входів подати високий рівень, то в точці **а** встановлюється низький рівень, Т5 та Т6 закриті. В точці **b** високий рівень, Т7 відкритий і на виході маємо низький рівень.

**Переваги та недоліки схем на базі МДН транзисторів.**

Переваги:

1. високий вхідний опір (1012 – 1014 Ом);
2. малі розміри та висока технологічність;
3. транзистори можна використовувати в якості резисторів, що забезпечує однорідність при виготовленні;
4. використовується одне джерело живлення;
5. струм може проходити як від стоку до витоку, так і навпаки.

Недоліки:

1. висока порогова напруга;
2. невисока швидкодія, особливо для транзисторів p-типу;
3. потрібен захист від статики.

**Технологія КМДН (КМОН)**

КМДН – комплементарна МДН-технологія. В КМДН транзистори не використовуються в якості резисторів, не працюють в лінійній області. В даній технології використовуються транзистори різного типу.

Дані схеми мають найнижчу потужність споживання.




Рис. 59. Інвертор на базі КМДН

Якщо подати на вхід високий рівень (Рис. 59), відкривається транзистор n-типу (Т2). При цьому Т1 закритий, на виході низький рівень. Якщо подати на вхід низький рівень, Т1 відкритий, Т2 закритий. На виході встановлюється високий рівень, який дорівнює напрузі джерела. Струм через Т1 та Т2 проходить тільки в момент їх переключення. В статичному режимі через елемент струм не протікає. Така організація елементів забезпечує мінімальну потужність розсіювання (Рис. 60). Потужність, що споживається, визначається частотою перемикання елементів.




Рис. 60. Залежність струму від вихідної напруги при перемиканні елемента

**Схемотехнічні різновиди КМДН.**



 

Рис. 61. Елементи І-НЕ та АБО-НЕ на базі КМДН

Щоб на виході схеми АБО-НЕ (Рис. 61) отримати високий рівень, необхідно, щоб між стоком та витоком Т1 та Т2 утворився канал. Оскільки Т1 та Т2 – транзистори p-типу, то на затвор для утворення каналу необхідно подати напругу низького рівня. Оскільки сигнал Х1 потрапляє на затвор Т1 та Т3, а Х2 – на затвори Т2 та Т4, то якщо подати низький рівень на Х1, відкривається Т1 та закривається Т3 (n-типу). При цьому встановлюється зв’язок між Е (джерелом живлення) та виходом, на виході високий рівень, який дорівнює Е. Зв’язку між виходом та схемною землею немає, оскільки Т3 закритий. Аналогічний режим забезпечується, якщо подати на Х2 низький рівень.

Для забезпечення високого рівня на виході схеми І-НЕ необхідно забезпечити зв’язок між Е та виходом. Оскільки Т1 та Т2 – p-типу, то необхідно на їх затвори подати низький рівень. Якщо Т1 або Т2 відкритий, то на виході буде високий рівень, в цьому випадку паралельно включені транзистори Т3 та Т4 (n-типу) є закритими.

**Схема «виключне АБО» на базі КМДН**




Рис. 62. Схема «виключне» АБО на базі КМДН

***Функція на виході схеми (Рис. 62):***

***Елементи схеми:***

Т1, Т3, Т5, Т7 – p-типу;

T2, T4, T6, T8 – n-типу;

Т3, Т4 працюють як комутатор.

***Робота схеми за умови X1 = X2 = H:***

В першому базовому елементі відповідно транзистор Т1 закритий, Т2 відкритий. За рахунок індукованого каналу Т2 на виході першого елементу маємо низький рівень.

Низький рівень також подається на комутатор (на затвор Т3). Т3 індукує канал і комутує напругу (високий рівень) з входу Х2 на вихід.

На транзисторі Т4 немає різниці потенціалів між стоком і витоком, тому Т4 закритий. Аналогічна ситуація з Т6. Т5 також закритий, тому що на затворі високий рівень.

Для третього елементу (Т7, Т8) керуюча напруга задається двома способами:

1. вихід другого елементу (Т5, Т6);
2. вихід комутатора (Т3, Т4).

За даних умов на затвори вихідного елементу подається через комутатор високий рівень. Транзистор Т7 закритий, Т8 відкритий, на виході низький рівень.

**Порівняльна характеристика технологій**

Ідеальний логічний елемент повинен мати високу швидкодію, завадостійкість, споживати мінімальну потужність, мати просту технологію виготовлення, велику щільність упаковки на кристалі.

Найвищу швидкодію мають елементи, виготовлені за технологією ЕЗЛ, оскільки в даних схемах мінімальна різниця між напругами логічних рівнів нуля й одиниці. Час перемикання вентиля мінімальний у схемах ЕЗЛ у зв’язку з наявністю перемикачів струмів, де транзистори не заходять в режим насичення, а також у зв’язку з наявністю емітерних повторювачів, які зсувають вихідний рівень та забезпечують необхідну амплітуду керуючих струмів. Максимальний час перемикання у схем на базі р-МОН транзисторів, тому що потрібен час на організацію каналу.

Найвищу завадостійкість мають схеми на уніполярних транзисторах, оскільки в них максимальний розмах між рівнями логічного нуля й одиниці.

Найнижчу потужність споживання мають схеми на базі КМДН, оскільки через базові елементи протікає струм лише в момент їх перемикання. В статичному режимі струм не проходить.

Щільність пакування елементів (кількість вентилів на одиницю площі) найбільша в схемах, які виготовляються на базі уніполярних однотипних транзисторів (МДН). Це пояснюється тим, що схеми володіють однорідністю і тим, що транзистори МДН займають меншу площу на кристалі, ніж біполярні транзистори, резистори тощо. Високою щільністю пакування елементів володіє технологія ІІЛ. Це пояснюється наявністю спільних областей.

Найнижча щільність в схемах ЕЗЛ у зв’язку з наявністю джерела опорної напруги.

**Тригери та їх використання**

Розглянемо RS-тригер (R – reset, скидання; S – set, встановлення) та його побудову (Рис. 63).




Рис. 63. Варіанти побудови RS-тригерів

RS-тригер – це тригер з двома входами, який зберігає свій попередній стан при подачі неактивного сигналу на обидва входи, і змінює свій стан при подачі на один із входів активного сигналу. При подачі активного сигналу на S і неактивного на R тригер переходить в одиничний стан; при подачі активного на R і неактивного на S – в нульовий (якщо тригер має прямі входи). Якщо RS-тригер синхронний, то стан його входів враховується тільки в момент тактування, наприклад, по задньому фронту синхросигналу. Одночасне подання двох активних сигналів на R і на S заборонено (для І-НЕ – 00, для АБО-НЕ – 11). За такої умови руйнується тригерний зв’язок, тобто тригер не виконує свої функції. Схема RS-тригера в такому випадку перейде в стан, коли на обох виходах будуть однакові сигнали, що суперечить логіці тригера, оскільки інверсний вихід буде рівний неінверсному.

**Ділення вхідної частоти на 2 за допомогою D-тригера**

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **S** | **R** | **D** | **C** | **Qi** |
| 1 | 0 | \* | \* | 1 |
| 0 | 1 | \* | \* | 0 |
| 0 | 0 | 0 |  | 0 |
| 0 | 0 | 1 |  | 1 |

Рис. 64. D-тригер та його таблиця переходів

D-тригер (D – delay, затримка) запам’ятовує стан входу й видає його на вихід. D-тригери мають, як мінімум, два входи: информаційний D і синхронізації C. Входи R і S мають більші пріоритети, ніж інформаційні.

R, S – асинхронні, D – синхронний.

Якщо один із входів R або S не використовується, то на нього постійно подається неактивний рівень (прямий – земля, інверсний – живлення).




Рис. 65. Дільник частоти на 2 на базі D-тригера та його часова діаграма

Послідовне з’єднання D-тригерів за розглянутою схемою (Рис. 65) забезпечує поділ вхідної частоти на 2n.

**JK тригер та його використання**

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **S** | **R** | **J** | **K** | **C** | **Qi** |
| 0 | 1 | \* | \* | \* | 0 |
| 1 | 0 | \* | \* | \* | 1 |
| 0 | 0 | 0 | 0 |  |  |
| 0 | 0 | 0 | 1 |  | 0 |
| 0 | 0 | 1 | 0 |  | 1 |
| 0 | 0 | 1 | 1 |  |  |

Рис. 66. JK-тригер та його таблиця переходів

JK-тригер працює так само як і RS-тригер, за одним лише виключенням: при подачі логічної одиниці на обидва входи J і K стан виходу тригера змінюється на зворотний. Вхід J (Jump, стрибок) аналогічний входу S у RS-тригера. Вхід K (Kill, вбити) аналогічний входу R RS-тригера. При подачі одиниці на вхід J та нуля на вхід K вихідний стан тригера стає рівним логічній одиниці. А при подачі одиниці на вхід K і нуля на вхід J вихідний стан тригера стає рівним логічному нулю.

Для організації ділення вхідної частоти, яка потрапляє на вхід C, на 2, необхідно на R та S подати низький рівень, а на J та K – високий. Якщо з’єднати входи J і K данного триггера в один інформаційний вхід, то отримаємо Т-тригер.

**Ділення вхідної частоти на 3 за допомогою JK-тригерів**

Якщо поєднати 2 тригера (Рис. 67), то можна поділити вхідну частоту на 3 (Рис. 68).

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **J1** | **K1** | **J2** | **K2** | **Q1** | **Q2** |
| 0 | \* | 1 | \* | **0** | **0** |
| 1 | \* | \* | 1 | **0** | **1** |
| \* | 1 | 0 | \* | **1** | **0** |




Рис. 67. Ділення вхідної частоти на 3 за допомогою JK – тригера




Рис. 68. Часова діаграма схеми ділення вхідної частоти на 3

Перевіримо, чи виходить схема із забороненого стану у разі переходу в нього (Рис. 69):

якщо встановити тригери у стан 11, тоді вони на наступному такті перейдуть у стан 00.

Рис. 69. Діаграма переходів схеми

**Видалення явища “дребезгу” за допомогою тригера.**




Рис. 70. Виникнення явища “дребезгу” при використанні кнопки

Дана схема (Рис. 70) керується вхідним синхросигналом, який поступає на вхід №1. Якщо на вході №2 низький рівень, тоді синхросигнал не поступає на вихід і на виході ­­­завжди високий рівень. Якщо на вході №2 високий рівень, тоді сигнал з входу №1 проходить на вихід №3.

В момент подавання на вхід №2 виникає „дребезг”. Якщо він співпадає з високим рівнем на вході №1, тоді на виході №3 також виникає „дребезг”, що може призвести до неправильного спрацювання схеми. Якщо переключення проходить при низькому рівні на вході №1, тоді на виході №3, в більшості випадків, “дребезг” не з’являється.

Для усунення явища „дребезгу” використовують тригер (Рис. 71).




Рис. 71. Усунення явища “дребезгу” за допомогою тригера

“Дребезг” на керуючих сигналах не передається на вихід, оскільки повторна подача на керуючий вхід нуля (подача за рахунок „дребезгу”) тільки підтверджує вихідні рівні. Недоліком цієї схеми є те, що сигнали на виході №3 можуть відрізнятися за довжиною від сигналу вхідної частоти.

**Лічильники та їх застосування**

Лічильник – це автомат, призначений для виконання мікрооперацій лічби та зберігання слів. Кількість дозволених станів лічильника називається модулем. Лічильники поділяють на інкрементні, декрементні та інверсні. Залежно від основи системи числення використовуються для операції лічби двійкові, двійково-десяткові (декадні), двійково-п’ятіркові та інші. Лічильники також бувають синхронні та асинхронні.


****

Рис. 72. Лічильник

Даний лічильник (Рис. 72) фізично складається з двох лічильників. Перший, із входом C1 та виходом Q1, забезпечує ділення вхідної частоти на 2. Другий, із входом C2 та виходами Q2, Q3, Q4, забезпечує ділення вхідної частоти на 2 (Q2), 4 (Q3) та 8 (Q4). Поєднання цих лічильників забезпечує ділення вхідної частоти на 16. Вхід R забезпечує встановлення лічильника в початковий стан.

Для того, щоб лічильник ділив вхідну частоту на 16 (Рис. 74), можна з’єднати входи та виходи лічильника двома способами:

1. на вхід C1 подати вхідний сигнал, а до входу C2 приєднати вихід Q1 (Рис. 73);
2. на вхід C2 подати вхідний сигнал, а до входу C1 приєднати вихід Q4.




Рис. 73. Ділення вхідної частоти на 16 першим способом




Рис. 74. Часова діаграма ділення вхідної частоти на 16 першим способом

**Двійково-десятковий лічильник і його застосування**

Перший лічильник ділить вхідну частоту на 2 (вхід C1, вихід Q1), другий – на 5 (вхід C2, виходи Q2, Q3, Q4).

Якщо поєднати 1-й та 2-й лічильники другим способом (Рис. 75), то на виході Q1 ми отримаємо ділення вхідної частоти на 10 зі шпаруватістю 2 (шпаруватість – відношення періоду сигналу до довжини Q = T / τ).




Рис. 75. Ділення вхідної частоти на 10 другим способом

При підрахуванні вхідних імпульсів за допомогою двійково-десяткового лічильника в першому випадку з’єднання першого та другого лічильника на виходах ми отримаємо послідовність від 0 до 9 (0000 ÷ 1001), в другому випадку (подання Q4 на C1) послідовність лічби на виходах Q1, Q2, Q3, Q4 порушується, але при цьому забезпечується шпаруватість 2 вихідного сигналу Q1. Ці особливості необхідно враховувати при послідовному з’єднанні лічильника та дешифрації вихідних сигналів для подання керуючого сигналу через визначену кількість вхідних синхросигналів.

Якщо ділення вхідної частоти реалізується за першим варіантом, то при послідовному з’єднанні лічильників, як правило, вихід Q4 першого лічильника з’єднується з входом C1 наступного, при чому перший рахує одиниці, а другий – десятки.




Рис. 76. Часова діаграма ділення вхідної частоти на 10 другим способом

Якщо виникає необхідність тримати керуючий сигнал деякий час, то використовують тригери або одновібратори.

**Декадні реверсивні лічильники**




Рис. 77. Декадний реверсивний лічильник

***Призначення входів та виходів (Рис. 77):***

**C1, С2** – керуючі синхровходи (С1 – для прямої лічби, C2 – для зворотної);

**D0, D1, D2, D3** – інформаційні входи для запису числа, з якого починається лічба;

**V** – дозвіл для запису інформації із входів D0 – D3;

**R** – вхід для скидання;

**Q0, Q1, Q2, Q3** – інформаційні виходи;

**P** – вихід переносу;

**B** – вихід займу (позики).

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **входи** | | | | | **виходи** | | | |
| **R** | **V** | **C1** | **C2** | **D3-D0** | **Qi3-Qi0** | **Qi+13-Qi+10** | **P** | **B** |
| L | H | H | H | \* | q3 q2 q1 q0 | q3 q2 q1 q0 | H | H |
| H | \* | \* | \* | \* | \* | L L L L | H | H |
| L | L | H | H | d3 d2 d1 d0 | \* | d3 d2 d1 d0 | H | H |
| L | H | L | H | \* | q’3 q’2 q’1 q’0 | q’3 q’2 q’1 q’0 | H | H |
| L | H | ARROW | H | \* | q’3 q’2 q’1 q’0 | q’3 q’2 q’1 (q’0+1) | H | H |
| L | H | L | H | \* | H L L H | H L L H | L | H |
| L | H | ARROW | H | \* | H L L H | L L L L | ARROW | H |
| L | H | H | L | \* | q’’3 q’’2 q’’1 q’’0 | q’’3 q’’2 q’’1 q’’0 | H | H |
| L | H | H | ARROW | \* | q’’3 q’’2 q’’1 q’’0 | q’’3 q’’2 q’’1 (q’’0-1) | H | H |
| L | H | H | L | \* | L L L L | L L L L | H | L |
| L | H | H | ARROW | \* | L L L L | H L L H | H | ARROW |

Рис. 78. Таблиця переходів декадного реверсивного лічильника




Рис. 79. Часова діаграма декадного реверсивного лічильника на додавання

Двійково-десятковий реверсивний лічильник побудовано на базі чотирьох JK-тригерів. Особливістю лічильника є побудова за синхронним принципом, за яким всі тригери перемикаються одночасно від одного імпульсу.

Напрямок лічби задається станом керуючих входів. При прямій лічбі повинна бути напруга високого рівня на вході зворотної лічби. При зворотній лічбі – на вході прямої лічби.

Встановлення в „0” реалізується за допомогою входу R незалежно від стану інформаційних, керуючих та входів попереднього запису.

Для побудови лічильників з більшою розрядністю використовують виходи прямого та зворотного переносів. З виходу прямого подають сигнал на вхід прямого керуючого входу наступного каскаду. Сигнал займу подається на вхід зворотної лічби наступного каскаду.

Інформація із входів D0 – D3 знімається тільки після завершення сигналу дозволу запису, при цьому переводити виходи в нульовий стан не обов’язково. Змінювати сигнали на входах D0 – D3 необхідно з урахуванням довжини сигналу на вході V.

При такій побудові перший лічильник буде рахувати одиниці, а другий – десятки.




Рис. 80. Часова діаграма декадного реверсивного лічильника на віднімання

**Програмований лічильник, що ділить частоту від 3 до 21327**




Рис. 81

N – коефіцієнт ділення вхідної частоти

N = M (1000 \* P1 + 100 \* P2 + 10 \* P3 + P4) + P5

M – модуль, дорівнює 2, 4, 5, 8, 10, в залежності від реалізації.

***Призначення входів (Рис. 81):***

C – синхровхід.

Входи J1÷J16 – інформаційні входи, за якими формуються значення для коефіцієнтів P1÷P5.

J16 – старший розряд, J1 – молодший.

Входи Ka, Kb, Kc – для формування значення модуля М згідно з таблицею.

Вхід L – керуючий, для задання режиму роботи (одноразове або багаторазове ділення).

Q – вихід.

Лічильник може працювати в двох режимах:

1. режим ділення, коли на виході маємо імпульс з частотою fвх/N, де N – коефіцієнт ділення вхідної частоти, та довжиною, яка дорівнює періоду вхідної частоти;
2. одноразова лічба, коли після подачі на вхід запрограмованих N імпульсів на виході встановлюється високий рівень, який не змінюється з приходом наступних синхросигналів.

Лічильник складається з 4 секцій:

* основна секція, до складу якої входять дві підсекції;
* підсекція модуля та запису;
* підсекція тисяч, сотень, десятків, одиниць.

Секції базуються на 4-розрядних двійкових лічильниках, які працюють в режимі віднімання.

Інформація на входах J5÷J16, а відповідно до коефіцієнтів P2÷P4, може задаватись як від 0 до 9, так і від 0 до 15.

N розраховується, виходячи з таблиці:

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **M** | **P1max** | **P5max** | **Nmin** | **Nmax(P2**÷**P4, 0…9)** | **Nmax(P2**÷**P4, 0…15)** |
| 2 | 7 | 1 | 3 | 15999 | 17331 |
| 4 | 3 | 3 | 3 | 15999 | 18663 |
| 5 | 1 | 4 | 3 | 9999 | 13329 |
| 8 | 1 | 7 | 3 | 15999 | 21327 |
| 10 | 0 | 9 | 3 | 9999 | 16659 |

За допомогою чотирьох розрядів J1÷J4 задається P1 та P5. P5 – остача від ділення. P1 займає розряди, які залишилися (максимальна кількість тисяч);

P4: J8, J7, J6, J5;

P3: J12, J11, J10, J9;

P2: J16, J15, J14, J13.

Таблиця режимів роботи:

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **L** | **Ka** | **Kb** | **Kc** | **M** | **Режим роботи** |
| 0 | 1 | 1 | 1 | 2 | Багаторазовий |
| 0 | 0 | 1 | 1 | 4 |  |
| 0 | 1 | 0 | 1 | 5 |  |
| 0 | 0 | 0 | 1 | 8 |  |
| 0 | 0 | 1 | 0 | 10 |  |
| 1 | 1 | 1 | 1 | 2 | Одноразовий |
| 1 | 0 | 1 | 1 | 4 |  |
| 1 | 1 | 0 | 1 | 5 |  |
| 1 | 0 | 0 | 1 | 8 |  |
| 1 | 0 | 1 | 0 | 10 |  |
| \* | \* | 0 | 0 | \* | Заборонена лічба/перезапис |

***Приклад:***

заповнити таблицю керування, якщо:

1) N=10131 (M=4, P1=2, P2=5, P3=3, P4=2, P5=3, поділ багатократний)

2) N=18143 (M=8, P1=1, P2=12, P3=6, P4=7, P5=7, поділ однократний)

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **L** | **Ka** | **Kb** | **Kc** | **J16** | **J15** | **J14** | **J13** | **J12** | **J11** | **J10** | **J9** | **J8** | **J7** | **J6** | **J5** | **J4** | **J3** | **J2** | **J1** | **N** |
| 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 10131 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 18143 |

**Синхронізатор імпульсів на базі тригерів та особливості його роботи**




Рис. 82. Синхронізатор імпульсів на базі тригерів




Рис. 83. Часова діаграма роботи синхронізатора

**Задача**

З’єднати два реверсивних двійково-десяткових лічильника у каскадне з’єднання на віднімання та отримати керуючий сигнал на 12 синхроімпульсі.




Рис. 84




Рис. 85. Часова діаграма роботи схеми

Якщо синхронізація тригера D проходить за додатним переходом, тоді наприкінці серії імпульсів на виході може спостерігатися сплеск, який виникає за рахунок затримки розповсюдження сигналу через тригер.

**Файл–регістр 4x4**




Рис. 86. Файл–регістр 4×4

D0÷D3 – інформаційні входи (Рис. 86), через які відбувається запис у внутрішні регістри RG0÷RG3.

SWR0, SWR1 визначають номер внутрішнього регістра (RG0÷RG3), в який буде здійснено запис, – строб запису.

SRD0, SRD1 визначають регістр, з якого буде здійснено читання, – строб читання і задання третього стану на виходах.

Q0÷Q3 – виходи.

Режим запису:

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **Керуючі сигнали** | | | **Регістри** | | | |
| **SWR0** | **SWR1** | **EWR** | **RG0** | **RG1** | **RG2** | **RG3** |
| L | L | L | W0Bi:=Di | Git+1=Git | Git+1=Git | Git+1=Git |
| H | L | L | Git+1=Git | W1Bi:=Di | −//− | −//− |
| L | H | L | −//− | −//− | W2Bi:=Di | −//− |
| H | H | L | −//− | −//− | −//− | W3Bi:=Di |
| \* | \* | H | Git | Git | Git | Git |

Режим читання:

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **Керуючі сигнали** | | | **Регістри (Виходи)** | | | |
| **SRD0** | **SRD1** | **ERD** | **Q0** | **Q1** | **Q2** | **Q3** |
| L | L | L | W0B0 | W0B1 | W0B2 | W0B3 |
| H | L | L | W1B0 | W1B1 | W1B2 | W1B3 |
| L | H | L | W2B0 | W2B1 | W2B2 | W2B3 |
| H | H | L | W3B0 | W3B1 | W3B2 | W3B3 |
| \* | \* | H | ◊ | ◊ | ◊ | ◊ |

W0 – слово в регістрі 0;

…

W3 – слово в регістрі 3;

Bі – і-ий біт слова в регістрі.

Запис у внутрішні регістри відбувається за умови наявності інформації на входах D0÷D3 та низького рівня на вході . Номер регістра визначається відповідними комбінаціями на керуючих входах SWR0, SWR1. Якщо на високий рівень, то інформація в регістрах не змінюється.

Для зчитування необхідно подати на вхід низький рівень, а на входи SRD0, SRD1 – відповідний код регістра, з якого буде зчитано інформацію. Комбінація цих сигналів забезпечує роботу мультиплексорів і видачу необхідних розрядів на виходи Q0÷Q3. Якщо на вході високий рівень, то виходи Q0÷Q3 переводяться у третій стан.




Рис. 87. Побудова регістра 4х4

***Приклад:***

В регістрах RG0, RG1, RG2, RG3 знаходиться інформація 4, 6, 8, 3 відповідно.

1. Зчитати інформацію з RG2;
2. записати інформацію «9» в регістр RG3.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **D3** | **D2** | **D1** | **D0** | **Q3** | **Q2** | **Q1** | **Q0** | **EWR** | **ERD** | **SRD1** | **SRD0** | **SWR1** | **SWR0** |
| \* | \* | \* | \* | H | L | L | L | H | L | H | L | \* | \* |
| H | L | L | H | ◊ | ◊ | ◊ | ◊ | L | H | \* | \* | H | H |

**Шинні формувачі**

Двонапрямний обмін зазвичай реалізується за допомогою шинних формувачів (Рис. 88).




Рис. 88. Концепція обміну між пристроями з використанням третього стану

|  |  |  |
| --- | --- | --- |
| **Керуючі сигнали** | | **Режим** |
| **КВ** | **ВК** |
| L | L | DBi:=DIi |
| L | H | DOi:=DBi |
| H | \* | DOi, DBi – 3 стан |




Рис. 89. Шинний формувач




Рис. 90. Будова шинного формувача

***Призначення входів та виходів:***

DI – інформаційні входи;

DO – інформаційні виходи;

КВ – керування вводом;

ВК – вибір кристалу;

DB – входи/виходи залежно від режиму роботи.

Шинні формувачі забезпечують як двонапрямний обмін, так і буферизацію вхідних і вихідних сигналів. Крім того, виходи DB та DO можуть переводитись у третій стан.

Для організації передачі інформації із внутрішніх входів DI (Рис. 90) на виходи DB необхідно забезпечити високий рівень на виходах розширення. Для цього на керуючі входи КВ і ВК подаються низькі рівні. Інформація з DI передається на DB.

Якщо DB є входами, то передача здійснюється на шину DO. Це відбувається при установці високого рівня на входах 5, 6, 7, 8. Для забезпечення високого рівня необхідно подати на КВ низькій рівень, на ВК – високий.


Для переходу виводу в 3-й стан на керуючий вхід KB необхідно подати високий рівень. При цьому на входах 1-8 встановлюється логічний “0”, що забезпечує 3-й стан на вході. Принцип організації 3-го стану див. схему ТТЛ.

Інколи виходи B бувають інверсні.

**Одновібратори і їх використання**

Одновібратори використовуються для формування сигналу заданої довжини (Рис. 91).

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **R** | **Q** |  |
| \* | \* | H | L | H |
|  | H | L |  |  |
| L |  | L |  |  |



**Рис. 91. Одновібратор**

***Призначення входів та виходів (Рис. 91):***

A, B – керуючі входи;

R – вхід скидання в нуль;

, - виходи, на яких встановлюється сигнал заданої довжини;

C, Rc – входи підключення елементів, що задають тривалість сигналу.

До входів C, RC під’єднуються конденсатор та резистор, номінали яких визначають тривалість сигналу на виході одновібратора.

Одновібратори бувають з перезапуском та без перезапуску. Якщо одновібратор з перезапуском, то довжина вихідного сигналу може бути збільшена на τ (Рис. 92), якщо на керуючий вхід у момент, коли на виході встановлений сигнал, подається повторний керуючий сигнал.

**R**

**B**

**A**

**Q**

**H**

τ

τ

Рис. 92. Часова діаграма

Якщо необхідно використовувати одновібратор із перезапуском у режимі без перезапуску, то організують зв’язки між керуючими входами та відповідними виходами з урахуванням таблиці істинності (Рис. 93). У такому випадку довжина вихідного сигналу не може бути збільшена якщо на керуючий вхід у момент, коли на виході встановлений сигнал, подається повторний керуючий сигнал.




Рис. 93. Одновібратор із перезапуском у режимі без перезапуску

Так як одновібратор є різновидом тригерних схем, то їх недоцільно використовувати на виході пристроїв, оскільки має бути буферизація.

При організації одновібраторів використовуються як лінійні, так і нелінійні елементи, що визначає зміну параметрів сигналу в межах ±10%. Використання зовнішніх елементів, що задають час, обумовлене зміною довжини сигналу при зміні температурних режимів роботи, наявність декількох керуючих входів обумовлює необхідність встановлення постійних рівнів на керуючих входах, які не використовуються.

Так як одновібратори спрацьовують по переходу, то їх робота може бути порушена при наявності наводок, а також при зміні напруги.

Для встановлення довжини сигналу можуть використовуватися електроліти, які при деяких умовах можуть змінювати свої параметри і, отже, довжину вихідного сигналу. Як правило, одновібратори мають внутрішній опір R, який можна використовувати для встановлення довжини сигналу, але для більш стабільної роботи доцільно використовувати зовнішній резистор. При використанні одновібраторів треба пам’ятати, що зміна частоти роботи всього пристрою прямо не призведе до зміни довжини вихідних сигналів.

Так як в якості елементів, що задають час, використовуються R і C, що мають розкид параметрів, то при серійному випуску виробів необхідно враховувати це, оскільки вихідні сигнали будуть також мати розкид по довжині.

**Схема встановлення приладу у початковий стан**




Рис. 94

В початковий момент часу на вході B одновібратора DD2 (Рис. 94) до моменту заряду конденсатора С1 буде низький рівень. Після заряду конденсатора С1 на вході встановлюється високий рівень, який забезпечується резистором R2. Перехід з L в H на вході B запускає одновібратор, і на виходах з’являються сигнали довжини τ, які поступають на всі пристрої схеми і забезпечують початкове встановлення пристроїв. Довжина сигналів τ визначається параметрами елементів C2 і R4. Невикористаний вхід R у DD2 підключений через резистор R3 до джерела живлення, що забезпечує більш надійну роботу одновібратора. Повторне встановлення пристрою у початковий стан також може здійснюватися за допомогою використання ключа К. Якщо ключ К розімкнений, то тригер DD1 за наявності синхросигналів на вході C знаходиться в стані «1» ().

При необхідності здійснити повторний перехід в початковий стан за допомогою ключа К на вхід D подається низький рівень, який при наявності синхросигналу C переводить тригер у стан «0». На вході A одно вібратора DD2 з’являється активний сигнал, який запускає одновібратор.

R1 призначений для встановлення високого рівня на вході D, невикористані прямі входи R і S з’єднані зі схемною землею, що дозволяє уникнути хибних спрацьовувань тригера.

**Формування 2-х імпульсів заданої довжини**

За допомогою даної схеми (Рис. 96) забезпечується видача 2 сигналів заданої довжини: τ1, τ2. Причому перший сигнал повинен бути сформований за негативним переходом керуючого сигналу, другий сигнал повинен бути затриманий по відношенню до цього переходу на τ1.




Рис. 95. Формування двох послідовних керуючих сигналів за допомогою одновібраторів




Рис. 96. Часова діаграма

У схемі використовуються одновібратори із перезапуском. Для того, щоб вони працювали в режимі без перезапуску, з’єднані виходи з входами B. Довжина першого сигналу (τ1) визначаються елементами C1, R1, що задають час, довжина другого (τ2) – C2, R2 (Рис. 96).

По скиданню обидва одновібратори встановлюються у початковий стан. При подачі на вхід A одновібратора DD1 негативного переходу запускається перший одновібратор, який формує сигнал τ1. Кінець сигналу запускає одновібратор DD2, який формує сигнал τ2.

Перевагою цієї схеми є:

* те, що сигнали τ1 і τ2 можуть бути різної довжини;
* мінімальні апаратні витрати.

Недоліки схеми обумовлені недоліками, пов’язаними з особливостями роботи одновібраторів: для створення одновібраторів використовується поєднання лінійних та цифрових методів. Так як лінійні схеми чутливі до змін напруги, частоти, температури, одновібратор реагує на це зміною довжини сигналу. Так як при встановленні великої шпаруватості використовуються конденсатори великої ємності, виникає проблема витоку струму. Для вирішення цієї проблеми можливо перейти на цифрові методи формування затримки з використанням тактових імпульсів і тригерних каскадів. В імпульсних схемах довжина вихідного імпульсу при високій шпаруватості зменшується. При шпаруватості 60% довжина, як правило, постійна. При шпаруватості ≈ 100% довжина змінюється більше ніж на 5 %.

**Захищеність від завад**

Так як до складу одновібраторів входять лінійні елементи, їхня захищеність від поміх, зазвичай, гірша ніж в інших цифрових схемах. Вони дуже чутливі до ємнісних зв’язків поблизу зовнішніх елементів R і C, що задають час. Крім того одновібратори можуть хибно запускатися від сплесків на шинах землі та живлення. Характеристики одновібраторів можуть значно погіршуватися на границях робочих діапазонів. У паспортних даних на пристрій, як правило, вказується діапазон довжини вихідного імпульсу, в якому пристрій має нормальні показники.

**Розв’язка по виходу**

У будь-якому цифровому пристрої, що складається з тригерів, виходи повинні бути буферизовані до того, як вони перейдуть на зовнішній пристрій. Якщо пристрій типу одновібратор підключити кабелем безпосередньо, то його робота може стати нестійкою за рахунок впливу ємності та віддзеркалення сигналу. При використанні одновібраторів для формування імпульсів необхідно впевнитися у тому, що на виходах не будуть генеруватися додаткові імпульси.

Схема, переповнена одновібраторами, не дозволяє регулювання тактової частоти, так як усі затримки в схемі налагоджені на певний порядок виникнення подій. Якщо є можливість реалізації затримки без використання одновібраторів, то краще використовувати саме її.

Дану задачу можна вирішити, наприклад, з використанням двох тригерів.




Рис. 97. Затримка з використанням двох тригерів

Дана схема (Рис. 97) забезпечує вирішення поставленої задачі, але довжини імпульсів τ1 і τ2 однакові і дорівнюють періоду синхросигналу. При зміні частоти синхросигналу τ1 і τ2 будуть змінені. По апаратним витратам в даній схемі доданий один елемент АБО-НЕ.

Інший варіант вирішення задачі – за допомогою тригера і лічильника (Рис. 98).




Рис. 98. Затримка з використанням тригера і лічильника

По сигналу «скидання» через DD1 і DD2 (Рис. 99) тригери встановлюються у початковий стан. Виходи тригерів забезпечують встановлення лічильника в нульовий стан, так як в початковому стані на них встановлений високий рівень. Наявність одиниці на входах R лічильників блокує їх. Лічба по вхідній частоті почнеться тільки за умови, якщо на R буде низький рівень. Після зняття скидання подається негативний перехід на вхід C DD2, що забезпечує встановлення високого рівня на виході Q і низького на виході схеми DD2. Такий стан DD2 забезпечує режим лічби для схеми DD3. Довжина сигналу τ1 визначається дешифруванням виходів Q0, Q1, … Qn за допомогою схеми DD4. Після дешифрування скидається DD2. По цьому скиданню скидається і сигнал Q на виході DD2.




Рис. 99. Часова діаграма до схеми на рис. 98

При негативному переході на виході Q DD2 виконується встановлення тригера DD6 в одиничний стан і починається режим лічби на DD7. Довжина сигналу τ2 визначається дешифруванням сигналу на виходах DD7. При заданій комбінації за допомогою DD8 виконується скидання тригера DD6 і встановлення DD7 у нульовий стан.

Переваги схеми: τ1 і τ2 можуть бути різної довжини, але довжина їх пропорційна періоду вхідної частоти. Зміна частоти для всього пристрою призводить до зміни довжини сигналів τ1 та τ2.

Недолік: додаткові апаратні витрати.

**Забезпечення завадостійкості цифрових пристроїв.**

В усіх попередніх схемах ми розглядали тільки основні функції, без урахування зовнішніх впливів. В якості їх будемо розглядати завади та наведення – струм (напруга) в функціональних колах електронних схем, обумовлені зовнішніми відносно схеми електричними та/або електромагнітними джерелами енергії. Наведення включаються в поняття завад і зазвичай пов’язані з наявністю не функціонального електромагнітного впливу між елементами схеми та зовнішніми джерелами енергії. Під завадою зазвичай розуміють будь-який зовнішній вплив, який має електричну природу та порушує нормальне функціонування електронного пристрою.

Основні причини виникнення завад:

1. неідеальність пасивних і активних елементів;
2. неідеальність вторинних джерел електроживлення;
3. ненульовий внутрішній опір ліній живлення;
4. ненульовий внутрішній опір з’єднання ліній живлення і некоректне включення зв’язку з лініями живлення;
5. наявність індуктивних та/чи ємнісних нефункціональних (паразитних) зв’язків між інформаційними лініями і лініями живлення;
6. наявність індуктивних та/чи ємнісних зв’язків між інформаційними зовнішніми полями та лініями зв’язку;
7. неузгодженість опору при передачі сигналу на довгі лінії.

Неідеальність пасивних і активних елементів.

Кожен елемент схеми завжди має паразитний опір, ємність чи індуктивність (Рис. 100), які визначаються конструктивним виконанням елементів та схемою їх підключення.




Рис. 100. Приклад паразитного опору, ємності та індуктивності

На рисунку Xn – паразитні елементи схеми.

В таких випадках ми маємо інші величини опору, ємності чи індуктивності відповідно:

Так як пасивні елементи в цілому неідеальні і величини паразитних компонентів визначаються їх конструктивними особливостями, то це необхідно враховувати при виборі параметрів пасивних елементів. Справа в тому, що пасивний елемент може не тільки змінювати свої параметри зі зміною частоти, але і виступати в ролі приймача ємнісних чи індуктивних наводок в місці з лініями зв’язку, або ж самостійно, якщо лінії короткі. Це може призвести до помилкового спрацьовування цифрових схем.

Наприклад, резистор має властивості ємності та індуктивності, як в свою чергу ємність та індуктивність мають властивості резистора, а також індуктивності та ємності відповідно.

**Неідеальність вторинних джерел електроживлення** пов’язана з ненульовим внутрішнім опором і з неповністю подавленим фоном первинного джерела, тобто пульсацією. Практично кожне джерело має пульсацію й не видає ідеальний рівень напруги.

**Наявність внутрішнього опору** обмежує потужність джерела. Якщо ввімкнути ємність, можна зберегти вихідний рівень джерела на необхідному рівні (Рис. 101). Ємність також зменшує пульсацію напруги джерела. Величина ємності залежить від потужності, яку споживає схема – чим вона більша, тим більша ємність потрібна.




Рис 101. Наявність внутрішнього опору


Ненульовий внутрішній опір ліній живлення ілюструється рисунком 102: 

Рис. 102. Нульовий внутрішній опір ліній живлення

Споживання одним з навантажень струму ∆I приводить до спадання напруги на опорах джерела й опорах відрізків лінії живлення. Внутрішній опір ліній живлення необхідно враховувати при підключенні пристроїв до блоку живлення.




Рис. 103. Правильне підключення пристроїв з максимальним споживанням

Виходячи з неідеальності ліній живлення, доцільно пристрої з максимальним споживанням підключати до блоку живлення якомога найближче (Рис. 103). Схема **а** – це той випадок, якого слід уникати. У таких випадках треба змінювати порядок підключення (схема **б**). Це зменшує «паразитне» падіння напруги на лініях живлення. Якщо є можливість, то доцільно блоки з високим споживанням підключати через окремий контур з мінімальною довжиною ліній живлення (схема **в**). Щоб зменшити опір, товщина ліній повинна бути максимально припустимою.

**Наявність індуктивних та/чи ємнісних нефункціональних (паразитних) зв’язків між інформаційними лініями і лініями живлення.** Між лініями живлення й інформаційними лініями через неідеальність існують ємнісні, індуктивні й резисторні зв’язки. Це обумовлено технологією виготовлення плат й умовами експлуатації. При розведенні плат необхідно враховувати частотні характеристики сигналів, щоб максимально уникнути взаємовпливу на лініях, які проходять паралельно.

Під час монтажу прокладання в одному джгуті інформаційних проводів і проводів живлення категорично заборонено, навіть у випадку екранування проводів.

**Підключення до первинних джерел живлення**


****

Рис. 104. Підключення до первинних джерел живлення

CЩ - силовий щит;

ОЩ - освітлювальний щит;

СП - силовий пристрій;

ЦП - цифровий пристрій.

При підключенні до первинних джерел живлення також треба враховувати дію силових пристроїв, які теж можуть бути підключені до цього живлення (Рис. 104, схема **а**). При цьому підключенні цифровий пристрій отримає живлення, напруга якого може змінюватись при включенні, відключенні або роботі силового пристрою, що унеможливить правильну роботу цифрового пристрою. Підключення цифрового пристрою за допомогою окремого контуру допоможе зменшити завади (Рис. 104, схема **б**). Найбільший захист від завад дає схема (Рис. 104, схема **в**) з відокремленим від силових пристроїв живленням для цифрового пристрою, яке виконується екранованим кабелем та фільтром в цифровому пристрої (Рис. 105).




Рис. 105. Захист екранованим кабелем та фільтром

***Призначення елементів фільтра:***

Конденсатор C1 забезпечує погашення високочастотних завад, що надходять від первинного кола. Котушки L1 й L2 пропускають низьку частоту (30 Гц) і також забезпечують захист від високочастотних завад, що йдуть від первинного кола до пристрою. Крім того, котушки захищають первинне коло від високочастотних завад. Високочастотні завади, що йдуть від пристрою, гасяться за допомогою конденсаторів С2 іС3.

Так як підключення пристрою йде через виводи **а** й **b**, які можуть бути дзеркально повернені, то для погашення завад до середньої точки **d** підключається земля.

Для забезпечення надійної роботи пристрою необхідно також враховувати особливості завад у колах вторинного живлення. Моменти перемикання більшості інтегральних схем з одного стану в інший супроводжуються різким короткочасним зростанням струму, що споживається від вторинного джерела. Енергія, що відбирається від джерела живлення в ці моменти часу, витрачається на заряд паразитних ємностей і на протікання «наскрізного» струму через вихідні каскади. Розряд паразитних вихідних ємностей супроводжується короткочасними імпульсами струмів по земляних шинах. Через кінцеву індуктивність шин живлення й землі імпульсні струми викликають появу імпульсних напруг як позитивних, так і негативних полярностей, які прикладені між виводами живлення й землі мікросхеми. Якщо шини живлення виконані тонкими провідниками, а високочастотні розв'язуючі ємності або зовсім відсутні, або їх недостатньо, то амплітуда імпульсних завад по живленню може становити 2 В і більше. Тому необхідно, щоб шини живлення мали мінімальну індуктивність. Підключення зовнішніх шин живлення й землі до пристрою повинне здійснюватися через кілька контактів роз'єму, бажано рівномірно розташованих по довжині роз'єму. Подавлення завад повинне здійснюватися поблизу місць їхнього виникнення.

**Правила заземлення, що забезпечують захист від завад по землі**

Пристрої реалізуються у вигляді конструктивних блоків і мають, принаймні, два типи землі. Корпусна шина відповідно до вимог безпеки в обов'язковому порядку підключається до шини заземлення, прокладеної в приміщенні (Рис. 106).




Рис. 106. Правила заземлення

Схемна земля (від якої відраховують рівні напруги сигналів) не повинна бути з'єднана з навантаженням усередині блоку. Для неї повинен бути виведений окремий затискач, ізольований від корпуса.

Схемні шини землі повинні об’єднуватися індивідуально в точці **В**. Точка **В** може не підключаться до шини землі. Корпусна земля обов'язково підключається до шини землі.

При неправильному заземленні імпульсні напруги, породжувані врівноважуючими струмами по шині землі, будуть фактично прикладені до виходів прийомних магістральних елементів, що може викликати їхнє помилкове спрацьовування.

Вибір кращої точки для з'єднання схемної й корпусної землі залежить від конкретних умов для пристрою й найчастіше проводиться після серії ретельних експериментів. Однак загальне з'єднання точок **А** и **В** при цьому залишається в силі.

**Правила роботи з погодженими лініями**

При передачі сигналу на відстань на стороні приймача встановлюється погоджуючий резистор (Рис. 107).


****

Рис. 107. Встановлення погоджуючого резистору на стороні приймача

Сигнал передається без спотворення в тому випадку, якщо величина погоджуючого резистору дорівнює опору кабелю.

Хвильовий опір витих пар і плоских кабелів приблизно дорівнює 110÷130 Ом. Точне значення погоджуючого резистора підбирається експериментальним шляхом. При проведенні експерименту не варто використовувати дротові змінні резистори, які мають велику індуктивність і можуть внести значні перекручування у форму сигналу.

Існують два види ліній зв’язку:

1. з відкритим колектором;
2. з відкритим емітером.

Лінія зв’язку з відкритим колектором




Рис. 108. Лінія зв’язку з відкритим колектором

У пасивному стані всі джерела включені й на лінії рівень приблизно дорівнює більше 3 В. При спрацьовуванні будь-якого передавача напруга на лінії знижується до напруги UКЕ вихідного транзистора джерела сигналів, тобто нижче 0,4 В.

Погоджуючий опір RП приблизно дорівнює 120 Ом, утворюється як результат паралельно з'єднаних R4 й R2.

Високий рівень на лінії визначається дільником R1 R2.

Лінія реалізує функцію «монтажне АБО» стосовно сигналів, представлених низьким рівнем напруги.

Лінія зв’язку з відкритим емітером




Рис. 109. Схеми з відкритим емітером

Схеми з відкритим емітером добре працюють на передачу сигналу по довгій лінії. Сигнальні проводи в плоскому джгуті чергуються із проводами землі. Кожний сигнальний провід є суміжним із «своєю» й «чужою» землею. Лінія типу «відкритий емітер» реалізує монтажну функцію “або” стосовно сигналів, представлених високим рівнем напруги.

Вихідний рівень логічної одиниці при цьому змінюється незначно стосовно високого рівня на базі вихідного каскаду:

UЕ = UБ – UБЕ

При цьому потужність сигналу підсилюється за рахунок підсилювальних властивостей транзистора:

IЕ = (β + 1) IБ

У всіх розглянутих лініях повинні використовуватися приймачі з великим вхідним опором і малою вхідною ємністю.

Вихідний і вхідний опір для схем ТТЛ мінімальний, тому що вхідний опір визначається відкритим переходом UБЕ або UЕК. Відповідно, вихідний опір визначається відкритим переходом UКЕ нижнього каскаду.

**Фізична реалізація магістралей**




Рис. 110. Фізична реалізація магістралей

Кожен пристрій підключається до магістралі через 2 роз’єми, на кінцях магістралі встановлюються узгоджуючі блоки або спеціальні узгоджуючі заглушки. Необхідні умови при проектуванні БУ:

* кожному резисторному дільнику повинен відповідати конденсатор ємністю не меншою, ніж 0,02 мкФ. Він встановлюється в безпосередній близькості від «свого» дільника між шиною живлення й землею. Паралельно цим конденсаторам встановлюється низькочастотний конденсатор для фільтрації низькочастотних завад. Це ж правило залишається в силі при використанні резисторних зборок.
* незважаючи на спільність землі в узгоджуючому блоці, до кожного виводу землі резисторних дільників повинна підходити «своя» земля.

**Передача магістральних сигналів через роз’єми**




Рис. 111. Розпаювання витої пари

Найкращий варіант розпаювання витої пари зображений на рис. 111**а**. Фронт біжучого по магістралі імпульсу майже «не відчуває» роз’єму, тому що неоднорідність, що вноситься у лінію передачі, незначна, але при цьому потрібно зайняти 50% контактів під землю. Якщо ця умова не здійснена, то можна прийняти 2-й варіант (Рис. 111**б**), більш економічний по числу контактів «земля», але при цьому підвищується неоднорідність сигналів і зменшується завадостійкість. При цьому землі витих пар збираються на металеві планки, розпайка землі ведеться рівномірно по довжині планки, у міру розпайки відповідних інформаційних сигналів на контакти. Обидві планки поєднуються через контакти роз’єму за допомогою перемичок мінімальної довжини й максимальної площі поперечного перерізу.

Перемички розташовуються рівномірно по роз’єму. Кожна перемичка відповідає 4÷5 інформаційним сигналам, але загальне число перемичок не повинне бути меншим 3.

**Виконання відгалужень від магістралі**




Рис. 112

Передачу через роз’єми однією й тією ж сигнальною лінією від одного пристрою до іншого необхідно здійснювати таким чином, щоб не відбувалося розщеплення на дві частини енергії хвилі. На рис. 112**а** після заряду лінії C повноцінна хвиля починає поширюватися по лінії B, намагаючись наздогнати хвилю половинної енергії, яка минула раніше.

Фронт сигналу при цьому буде мати східчасту форму. Правильним буде послідовне включення ліній A, C, B (Рис. 112**б**). У такому випадку повноцінна хвиля буде поширюватися послідовно, причому приймачі й передавачі всередині пристрою необхідно розташовувати якнайближче до краю пристрою для зменшення неоднорідності.




Рис. 113. З’єднання приймачів послідовно та пучком

При підключенні пристроїв доцільно рознести їх по лінії, тому що спотворення фронту відбувається поступово, у міру включення приймача. Якщо підключити приймачі пучком, то в момент включення фронт буде різко затягнутий (Рис. 113).




Рис. 114. Підключення приймачів на лінії

При підключенні приймачів на лінії (Рис. 114) найбільш небезпечна ситуація у випадку **а** для першого підключеного приймача, тому що в момент включення пучка приймачів може спостерігатися різкий стрибок, що призведе до помилкового спрацьовування першого приймача.

Варіанти **б** і **в** виключають цю ситуацію, але призводять до затягування фронту для всіх приймачів.




Рис. 115. Передача сигналу від одного джерела до кількох

Якщо необхідно передати сигнал від одного джерела до декількох, то є сенс розділити їх відразу й передати кожному приймачу окремо (Рис. 115, варіант б). У цьому випадку практично немає перекручувань. У випадку **а** буде спостерігатися східчасте перекручування.

**Загальні рекомендації зі зменшення завад при реалізації електронної апаратури**

Подавлення зовнішніх і внутрішніх завад вимагає ретельного пророблення схем і конструкцій кіл живлення, заземлення, екранування, топології друкованих плат й урахування особливостей застосовуваної елементної бази. При цьому необхідно пам'ятати, що інтегральні схеми ТТЛ незалежно від ступеня інтеграції являють собою струмові пристрої з малим вхідним опором і досить чутливі до зміни напруги по лінії живлення між окремими інтегральними схемами.

Інтегральні схеми МДН управляються напругою і мають високий вхідний опір. Особливо чутливі до ємнісних навантажень.

Інтегральні схеми ЕЗЛ комутують у лініях зв’язку більші струми за малий час. Важлива проблема, що лінії зв’язку перехресні. У пристроях з ЕЗЛ-схемами часто виникають проблеми із хвильовими процесами в довгих лініях, що вимагає обов'язкового узгодження ліній зв’язку з навантаженнями. Забезпечення завадостійкості цих схем ускладнене малою величиною припустимої статичної завади й лінійним режимом роботи транзистора.

Практичні рекомендації:

1. обов'язково застосовувати в ланцюгах живлення конденсаторні розв'язки;
2. необхідно не плутати не тільки поняття «загальний провід» й «земля», але й проводи, що їх реалізують. Шина «земля» не повинна використовуватися для передачі потужності. Провідники «загальний провід» й «земля» повинні з'єднуватися в одній точці конструкції з метою виключення замкнутих контурів, що випромінюють електромагнітні наведення;
3. живлення мікросхем або окремих вузлів, що споживають великі струми, виконувати окремою лінією або використовувати окремі джерела. Резистори витоку (забезпечують режимні струми мікросхеми) необхідно вибирати мінімально припустимих номіналів;
4. у вузлах і пристроях, що використовують ТТЛ-схеми, входи, не задіяні у функціональному відношенні, необхідно підключити через резистор (орієнтовно 1 кОм). У вузлах і пристроях на основі МОН (КМОН) мікросхем виводи підключаються до шини живлення безпосередньо. При використанні на одній друкованій платі цифрових й аналогових мікросхем загальний провід живлення обов'язково повинен бути розділений на аналоговий і цифровий. При виборі джерела живлення необхідно враховувати, що для аналогових схем дуже велике значення має рівень пульсації.

**Передача інформації на довгі відстані за допомогою оптронних пар**




Рис. 116. Оптронна пара

Оптронна пара пристрою включає світлоелемент (джерело) і фотоелемент (приймач) (Рис. 116). У якості світлоелемента, як правило, використається світлодіод. Приймач – фотодіод або фототранзистор.

***Призначення елементів:***

R1, R2, R4 – призначені для обмеження струмів через відповідне коло, наприклад, R1 – через світлодіод оптрону V1.

D1, D2 виконують захисні функції в колах при виникненні негативних завад.

Джерело U1 використовується для живлення схеми джерела сигналу, U2 – для кола передавача, U3 – джерело живлення приймача.

Схема **А** і схема **Б** відрізняються розміщенням джерела живлення U2. Схема **А** – схема з активним приймачем, схема **Б** – схема з активним джерелом. Джерело U2 розміщається виходячи з доцільності й, у цілому, на роботу впливає.

***Робота схеми:***

Якщо на вході Х низький рівень, то через світлодіод оптрону V1 проходить струм. Світлодіод випромінює світло на базу фототранзистора, що приводить до різкого зменшення опору між колектором й емітером. Коло передавача із джерелом U2 опиняється під струмом. Від джерела U2 струм проходить через світлодіод оптрону V2 і забезпечує на виході інвертора оптрона V2 низький рівень, що надходить на вхід приймача сигналу (схема І-НЕ).

Якщо на вході Х високий рівень, то світлодіод оптрону V1 закритий і між колектором й емітером фототранзистора високий опір, тому що він перебуває в режимі відсічки. При цьому струм по передавальному колу не проходить. На вході інвертора оптрону V2 немає світла, що забезпечує на виході високий рівень.

Схема **Б** працює аналогічно.